[發明專利]半導體裝置制造方法和半導體裝置

有效

• 申請號: 201910921660.6
• 申請日: 2019-09-27
• 公開（公告）號: CN110957356B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 徐永昌;潘昇良;林煥哲;郭國憑
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/78;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 張福根;付文川

1.一種半導體裝置制造方法，包括：

形成通過在一源極/漏極接點上的一介電層的一通孔；

通過上述通孔形成一凹陷，以形成上述源極/漏極接點的一彎曲頂表面；

在上述通孔的一側壁上形成一氧化物襯墊，其中上述氧化物襯墊捕捉形成上述通孔所留下的雜質；以及

移除上述氧化物襯墊，其中移除上述氧化物襯墊暴露上述通孔的上述側壁的至少一部分。

2.根據權利要求1所述的半導體裝置制造方法，其中使用一O₂處理形成上述氧化物襯墊。

3.根據權利要求2所述的半導體裝置制造方法，其中上述O₂處理是一電漿處理或在50℃至250℃之間的溫度下進行的一熱制程。

4.根據權利要求3所述的半導體裝置制造方法，其中上述電漿處理在0.5torr至5torr之間的壓力下，并且在O₂的流量為2000sccm至18000sccm下進行。

5.根據權利要求3所述的半導體裝置制造方法，其中上述電漿處理在500W至25000W的功率下，并且在50℃至250℃的溫度下進行。

6.根據權利要求1所述的半導體裝置制造方法，其中上述氧化物襯墊被形成以具有在3個單層與10個單層之間的厚度。

7.根據權利要求1所述的半導體裝置制造方法，其中上述氧化物襯墊被形成以突出于上述源極/漏極接點的一部分之上。

8.根據權利要求1所述的半導體裝置制造方法，其中上述凹陷通過一濕式清洗形成以包括一半圓形狀。

9.一種半導體裝置制造方法，包括：

蝕刻一通孔通過一介電層和一蝕刻停止層(ESL)到一源極/漏極接點；

使用一濕式清洗在上述源極/漏極接點的一頂表面中形成一凹陷，使得上述源極/漏極接點的上述頂表面是凹的；

在上述通孔的側壁上形成一氧化物襯墊，其中上述氧化物襯墊捕捉在蝕刻通過上述介電層和上述蝕刻停止層的上述通孔所留下的雜質，其中上述蝕刻步驟、上述形成上述凹陷的步驟以及上述形成上述氧化物襯墊的步驟在一第一腔室中執行；

執行一預清洗，其中上述預清洗包括移除上述氧化物襯墊；以及

在上述通孔中沉積一金屬，其中上述金屬物理接觸上述介電層的一側壁，其中上述執行上述預清洗和上述沉積上述金屬的步驟在不同于上述第一腔室的一第二腔室中原位執行。

10.根據權利要求9所述的半導體裝置制造方法，其中上述預清洗使用在500W至25000W之間的用于電漿處理的偏壓功率，在150℃至200℃下執行。

11.根據權利要求9所述的半導體裝置制造方法，其中上述源極/漏極接點的上述頂表面在上述蝕刻步驟中反應以形成一水溶性金屬氟化物。

12.根據權利要求11所述的半導體裝置制造方法，其中上述濕式清洗包括去離子水或氫氧化銨來洗去上述水溶性金屬氟化物。

13.根據權利要求9所述的半導體裝置制造方法，其中上述氧化物襯墊也形成在上述介電層的一頂表面上。

14.根據權利要求9所述的半導體裝置制造方法，其中上述金屬包括鎢，并且上述執行上述預清洗的步驟移除雜質。

15.根據權利要求14所述的半導體裝置制造方法，其中上述雜質的移除導致上述鎢具有100％的α相位鎢與β相位鎢的量的比率。

16.根據權利要求9所述的半導體裝置制造方法，其中上述氧化物襯墊被形成以具有3個單層至10個單層的厚度。

17.根據權利要求9所述的半導體裝置制造方法，其中上述凹陷被形成為7nm至11nm的深度。