[發明專利]晶片封裝體及其制造方法

有效

• 申請號: 201910913729.0
• 申請日: 2019-09-25
• 公開（公告）號: CN110943052B
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 陳瑰瑋;鄭家明;林佳升
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/538;H01L21/768
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本發明提供一種晶片封裝體及其制造方法。該晶片封裝體包括基底、第一導電結構以及電性隔離結構?；拙哂械谝槐砻婕跋鄬τ诘谝槐砻娴牡诙砻妫揖哂芯哂械谝婚_口及環繞第一開口的第二開口。基底包括感測裝置位于其內且鄰近于第一表面。第一導電結構包括位于基底的第一開口內的第一導電部以位于基底的第二表面上方的第二導電部。電性隔離結構包括位于基底的第二開口內的第一隔離部以及自第一隔離部延伸于基底的第二表面與第二導電部之間的第二隔離部，其中第一隔離部環繞第一導電部。

技術領域

本發明有關于一種晶片封裝技術，特別有關于一種具有基底通孔電極(substratethrough via,TSV)隔離結構的晶片封裝體及其制造方法。

背景技術

光電元件(例如，影像感測裝置)在擷取影像等應用中扮演著重要的角色，其已廣泛地應用于例如數字相機(digital camera)、數字錄影機(digital video recorder)、移動電話(mobile phone)等電子產品中，而晶片封裝制程是形成電子產品過程中的重要步驟。晶片封裝體除了將感測晶片保護于其中，使其免受外界環境污染外，還提供感測晶片內部電子元件與外界的電性連接通路。

然而，隨著電子或光電產品的功能復雜化，晶片封裝體內所采用的高效能或多功能的半導體晶片通常需要更多的輸入/輸出(I/O)的導電墊。因此，在不增加晶片封裝體的尺寸下，必須縮小導電墊之間的間距，以在電子元件封裝體中增加導電墊數量。如此一來，會增加制造封裝晶片體的困難度而使晶片封裝體的良率降低。

因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

發明內容

本發明實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及相對于第一表面的一第二表面，且具有一第一開口及環繞第一開口的一第二開口，其中基底包括一感測裝置，位于基底內且鄰近于基底的第一表面；一第一導電結構，包括：一第一導電部，位于基底的第一開口內；以及一第二導電部，位于基底的第二表面上方；以及一電性隔離結構，包括：一第一隔離部，位于基底的該第二開口內，使第一隔離部環繞第一導電部；以及一第二隔離部，自第一隔離部延伸于基底的第二表面與第二導電部之間。

本發明實施例提供一種晶片封裝體的制造方法，包括：提供一基底，基底具有一第一表面及相對于第一表面的一第二表面，其中基底包括一感測裝置，位于基底內且鄰近于基底的第一表面；形成一第一開口及環繞第一開口的一第二開口于基底內；形成一電性隔離結構的一第一隔離部于基底的第二開口內，且形成電性隔離結構的一第二隔離部于基底的第二表面上方，其中第二隔離部延伸自第一隔離部；以及形成一第一導電結構的一第一導電部于基底的第一開口內。

附圖說明

圖1繪示出根據本發明一實施例的晶片封裝體的剖面示意圖。

圖2A至2H繪示出根據本發明一實施例的晶片封裝體的制造方法剖面示意圖。

圖3繪示出根據本發明一實施例的晶片封裝體的剖面示意圖。

圖4A至4D繪示出根據本發明一實施例的晶片封裝體的制造方法剖面示意圖。

圖5繪示出根據本發明一實施例的晶片封裝體的剖面示意圖。

圖6繪示出根據本發明一實施例的晶片封裝體的剖面示意圖。

圖7繪示出根據本發明一實施例的晶片封裝體的剖面示意圖。

其中，附圖中符號的簡單說明如下：