[發明專利]嵌入式存儲器

有效

• 申請號: 201910911217.0
• 申請日: 2019-09-25
• 公開（公告）號: CN110690223B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 武澤翰;曹永贊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;G11C16/14
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳;高德志

一種嵌入式存儲器，包括：主處理器；嵌入式閃存結構；若干第二裸閃存結構；所述嵌入式閃存結構包括控制器和若干第一裸閃存結構；若干第一裸閃存結構和第二裸閃存結構中均具有閃存陣列；控制器包括若干輸入端和若干輸出端，若干輸出端包括若干嵌入式輸出端和若干非嵌入式輸出端；若干嵌入式輸出端與若干第一裸閃存結構中的閃存陣列連接；主處理器與所述嵌入式閃存結構中的控制器的部分輸入端連接；若干第二裸閃存結構中的閃存陣列相應的與嵌入式閃存結構中的控制器的非嵌入式輸出端連接。本發明的嵌入式存儲器進行擴容時能減小了主處理器的工作負擔，并能減少主處理器端的信號串擾(crosstalk)，并且只需要一個控制器，節省了成本。

技術領域

本發明涉及存儲器領域，尤其涉及一種嵌入式存儲器。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲設備，隨著人們追求功耗低、質量輕和性能佳的非易失存儲產品，在電子產品中得到了廣泛的應用。

在3D NAND存儲器制作完成后，一般需要對晶圓進行分割以形成若干分立的NAND閃存結構，然后需要將NAND閃存結構與主處理器綁定在PCB板上并通過PCB板上的金屬線路將兩者連接以形成嵌入式存儲器，根據接口方式的不同，所述嵌入式存儲器包括eMMC(embedded Multi Media Card)存儲器，UFS(Universal Flash Storage)存儲器和BGA SSD(Ball Grid Array SSD)存儲器。

在實際存儲器產品中，通過嵌入式接口將嵌入式閃存產品與主處理器連接。圖1為現有的嵌入式存儲器結構示意圖，包括主處理器11，和與主處理器11連接的嵌入式閃存結構12，所述嵌入式閃存結構12包括控制器13和與控制器13通過連接的閃存陣列14，所述閃存陣列例如可以為NAND閃存陣列等，所述主處理器11與嵌入式閃存結構12的控制器13的連接接口以及控制器13與閃存陣列14的連接接口均為嵌入式接口。而在實際使用過程中，為了提高嵌入式存儲器的存儲容量，經常需要對嵌入式存儲器進行擴容，但是現在對于嵌入式存儲器容量的擴充變得越來越困難，現有的擴容方式是通過增加嵌入式閃存結構或產品的數量，如附圖2所示，多個嵌入式閃存結構或產品12中對應的多個控制器13分別通過多個嵌入式接口連接到主處理器11，這樣會加重主處理器的負擔(load)，并且容易帶來信號的串擾(crosstalk)。此外，由于嵌入式閃存結構或產品的增多，導致存儲器空間被占用過多，占用了額外的空間并加大了封裝負擔。

發明內容

本發明所要解決的技術問題是怎樣減少嵌入式存儲器中主處理器的負擔以及信號的串擾。

本發明提供了一種嵌入式存儲器，包括：

主處理器；

嵌入式閃存結構；

若干第二裸閃存結構；

其中，所述嵌入式閃存結構包括控制器和若干第一裸閃存結構；

所述若干第一裸閃存結構和第二裸閃存結構中均具有閃存陣列；

所述控制器包括若干輸入端和若干輸出端，所述若干輸出端包括若干嵌入式輸出端和若干非嵌入式輸出端；

所述若干嵌入式輸出端與若干第一裸閃存結構中的閃存陣列連接；

所述主處理器與所述嵌入式閃存結構中的控制器的部分輸入端連接；

所述若干第二裸閃存結構中的閃存陣列相應的與嵌入式閃存結構中的控制器的非嵌入式輸出端連接。

可選的，所述主處理器用于向嵌入式閃存結構和若干第二裸閃存結構發送操作指令，所述控制器用于解析所述操作指令并根據解析后的操作指令對嵌入式閃存結構或若干第二裸閃存結構中對應的閃存陣列進行操作。

可選的，所述操作指令包括讀取指令，寫入指令和擦除指令，所述操作包括讀取操作，寫入操作和擦除操作。