[發明專利]一種報文處理方法及設備

有效

• 申請號: 201910904680.2
• 申請日: 2019-09-24
• 公開（公告）號: CN110505161B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 閻鑫淼;任紅軍
• 申請（專利權）人: 杭州迪普科技股份有限公司
• 主分類號: H04L49/90
• 分類號: H04L49/90;H04L49/10;G06F9/50
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 陳蕾

1.一種報文處理方法，其特征在于，所述方法應用在包括多核CPU、現場可編程門陣列FPGA芯片的設備中，所述FPGA芯片維護有N個報文接收隊列，每個報文接收隊列對應于所述多核CPU中的一個CPU核心；

所述報文處理方法包括：

所述FPGA芯片接收待處理報文，所述待處理報文中添加有備注信息；基于內置的報文分析邏輯，所述FPGA芯片從所述待處理報文末尾開始檢查字節并記錄已檢查的字節長度，直到檢查到的字節代表的第一字節長度等于已檢查字節的長度加上第二字節長度，所述第二字節長度為不含備注信息的報文開頭到記錄報文長度的字節之前的固定字節長度，此時認為當下檢查的字節為記錄報文長度的字節，依據這一位置信息提取出不含備注信息的報文，并根據報文五元組的固定位置從所述不含備注信息的報文中提取五元組信息；

根據提取出的五元組信息，從所述N個報文接收隊列中確定匹配于所述待處理報文的目標報文接收隊列；

將所述待處理報文添加到所述目標報文接收隊列，以使目標報文接收隊列對應的CPU核心從所述目標報文接收隊列中收取所述待處理報文進行處理。

2.根據權利要求1所述的方法，其特征在于，所述設備還包括交換芯片，所述交換芯片包括：用于與所述FPGA芯片的以太網口相連的第一類以太網口，以及用于接收和發送報文的多個第二類以太網口；

在所述FPGA芯片接收待處理報文之前，所述方法還包括：

所述交換芯片通過任一第二類以太網口接收原始報文；

所述交換芯片向所述原始報文中添加備注信息，得到所述待處理報文，所述備注信息中包含所述任一第二類以太網口的網口標識；

所述交換芯片通過所述第一類以太網口將所述待處理報文發送給所述FPGA芯片。

3.根據權利要求2所述的方法，其特征在于，所述備注信息的長度為S個字節，位于所述原始報文之前；

所述FPGA芯片基于內置的報文分析邏輯，從所述待處理報文中分析提取出五元組信息，包括：

所述FPGA芯片基于內置的報文分析邏輯，將所述待處理報文的前S個字節的備注信息剝離，獲得原始報文；

從所述原始報文中的固定位置提取出五元組信息。

4.根據權利要求3所述的方法，其特征在于，在FPGA芯片將所述待處理報文添加到目標報文接收隊列之前，所述方法還包括：

所述FPGA芯片解析待處理報文中的備注信息得到解析結果；

所述FPGA芯片將備注信息替換為解析結果。

5.根據權利要求2所述的方法，其特征在于，所述設備還包括網絡控制器；所述交換芯片還包括：與所述網絡控制器的以太網口相連的第三類以太網口；所述網絡控制器維護有N個報文發送隊列；每個報文發送隊列對應于所述多核CPU中的一個CPU核心；

所述方法還包括：

CPU核心從對應的報文接收隊列中獲取報文；

所述CPU核心處理所述報文，并根據處理結果確定待發送報文；

所述CPU核心將所述待發送報文插入到所述網絡控制器維護的對應所述CPU核心的報文發送隊列；

所述網絡控制器通過以太網口將所述報文發送隊列中的所述待發送報文發送到所述交換芯片的第三類以太網口；

所述交換芯片發送所述待發送報文。

6.根據權利要求5所述的方法，其特征在于，所述CPU核心根據處理結果確定待發送報文，包括：

CPU核心根據處理結果確定用于將待發送報文發出的第二類以太網口，作為目標以太網口；

所述CPU核心向所述報文添加備注信息得到待發送報文，所述備注信息包含所述目標以太網口的網口標識。