[發(fā)明專利]一種報文處理方法及設(shè)備

有效

• 申請?zhí)枺?/td>: 201910904680.2
• 申請日: 2019-09-24
• 公開（公告）號: CN110505161B
• 公開（公告）日: 2023-01-24
• 發(fā)明（設(shè)計）人: 閻鑫淼;任紅軍
• 申請（專利權(quán)）人: 杭州迪普科技股份有限公司
• 主分類號: H04L49/90
• 分類號: H04L49/90;H04L49/10;G06F9/50
• 代理公司: 北京博思佳知識產(chǎn)權(quán)代理有限公司 11415
• 代理人: 陳蕾

本申請公開了一種報文處理方法及設(shè)備。所述方法應(yīng)用于包括多核CPU、現(xiàn)場可編程門陣列FPGA芯片的設(shè)備，包括：FPGA芯片通過自身的以太網(wǎng)口接收待處理報文，所述待處理報文中添加有備注信息；基于FPGA芯片內(nèi)置的報文分析邏輯，從所述待處理報文中分析提取出五元組信息；根據(jù)提取出的五元組信息，確定匹配于所述待處理報文的報文接收隊列，作為目標(biāo)報文接收隊列；將所述待處理報文添加到所述目標(biāo)報文接收隊列，以使對應(yīng)目標(biāo)報文接收隊列的CPU核心收取所述待處理報文。與現(xiàn)有技術(shù)相比，多核CPU在接收無法正確識別五元組信息的報文時，仍可以發(fā)揮多核CPU并行處理的優(yōu)勢。

技術(shù)領(lǐng)域

本申請涉及網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，尤其涉及一種報文處理方法及設(shè)備。

背景技術(shù)

目前，安裝有多核中央處理器(Central Processing Unit，CPU)的設(shè)備一般通過網(wǎng)絡(luò)控制器接收報文進(jìn)行處理。基于多核CPU并行處理的優(yōu)勢，可以讓不同的CPU核心處理具有不同五元組(源IP、目的IP、協(xié)議號、源Port、目的 Port)的報文；通常每個CPU核心對應(yīng)一個報文接收隊列和一個報文發(fā)送隊列，所有報文接收隊列和發(fā)送隊列由網(wǎng)絡(luò)控制器負(fù)責(zé)維護(hù)。即網(wǎng)絡(luò)控制器在接收到報文時，根據(jù)從該報文中提取的五元組，將該報文添加到對應(yīng)的報文接收隊列，由負(fù)責(zé)處理該報文的CPU核心從該接收隊列中獲取報文進(jìn)行處理。

一般情況下，由于五元組在報文中所處的位置是固定的，因此網(wǎng)絡(luò)控制器能夠根據(jù)五元組的固定位置提取五元組。但在某些情況下，報文中某個位置可能添加了備注信息，破壞了報文中原本的信息結(jié)構(gòu)，使得五元組在報文中所處的位置發(fā)生改變，導(dǎo)致網(wǎng)絡(luò)控制器無法準(zhǔn)確地從報文中提取五元組，也就無法將報文添加到匹配的報文接收隊列，進(jìn)而導(dǎo)致多核CPU的并行處理優(yōu)勢無法發(fā)揮。

發(fā)明內(nèi)容

針對上述技術(shù)問題，本申請公開了一種報文處理方法，技術(shù)方案如下：

一種報文處理方法，所述方法應(yīng)用在包括多核CPU、現(xiàn)場可編程門陣列 (FieldProgrammable Gate Array，F(xiàn)PGA)芯片的設(shè)備中，所述FPGA芯片維護(hù)有N個報文接收隊列，每個報文接收隊列對應(yīng)于所述多核CPU中的一個CPU 核心；

所述報文處理方法包括：

所述FPGA芯片接收待處理報文，所述待處理報文中添加有備注信息；

基于內(nèi)置的報文分析邏輯，從所述待處理報文中提取五元組信息；

根據(jù)提取出的五元組信息，從所述N個報文接收隊列中確定匹配于所述待處理報文的目標(biāo)報文接收隊列；

將所述待處理報文添加到所述目標(biāo)報文接收隊列，以使目標(biāo)報文接收隊列對應(yīng)的CPU核心從所述目標(biāo)報文接收隊列中收取所述待處理報文進(jìn)行處理。

一種設(shè)備，包括多核CPU與現(xiàn)場可編程門陣列FPGA芯片；所述FPGA芯片維護(hù)有N個報文接收隊列，每個報文接收隊列對應(yīng)于所述多核CPU中的一個 CPU核心；

所述FPGA芯片，用于接收待處理報文，所述待處理報文中添加有備注信息；基于內(nèi)置的報文分析邏輯，從所述待處理報文中分析提取出五元組信息；根據(jù)提取出的五元組信息，從所述N個報文接收隊列中確定匹配于所述待處理報文的目標(biāo)報文接收隊列；將所述待處理報文添加到所述目標(biāo)報文接收隊列，以使所述目標(biāo)報文接收隊列對應(yīng)的CPU核心從所述目標(biāo)報文接收隊列中收取所述待處理報文進(jìn)行處理。

本申請公開的技術(shù)方案為增加了一個FPGA芯片，將報文接受工作由網(wǎng)絡(luò)控制器轉(zhuǎn)給FPGA芯片執(zhí)行。由于FPGA芯片具有以太網(wǎng)口，能夠作為多核CPU 在總線上的從設(shè)備，因此在結(jié)構(gòu)上FPGA芯片可以替代網(wǎng)絡(luò)控制器。由于FPGA 芯片的可編程特性，可以通過編寫程序使FPGA芯片內(nèi)置有報文分析邏輯，所述報文分析邏輯能夠排除備注信息的干擾，從報文中提取出正確的五元組，并且FPGA芯片可以維護(hù)多個報文接收隊列，以支持多核CPU的并行特點(diǎn)。