[發(fā)明專利]半導(dǎo)體裝置的形成方法

在審

• 申請?zhí)枺?/td>: 201910894295.4
• 申請日: 2019-09-20
• 公開（公告）號: CN110970302A
• 公開（公告）日: 2020-04-07
• 發(fā)明（設(shè)計(jì)）人: 林資敬;林建智;朱峯慶;舒麗麗;李啟弘
• 申請（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/08
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 謝強(qiáng);黃艷

一種半導(dǎo)體裝置的形成方法包括形成鰭片突出于基板之上，形成柵極結(jié)構(gòu)于鰭片之上，形成凹槽于鄰近柵極結(jié)構(gòu)的鰭片中；以及形成源極/漏極區(qū)域于凹槽中，源極/漏極區(qū)域包括第一膜層、第二膜層、及第三膜層。形成源極/漏極區(qū)域包括：在第一工藝條件下進(jìn)行第一外延工藝以在凹槽中形成第一膜層，第一膜層沿著凹槽所露出的鰭片的表面延伸，在第二工藝條件下進(jìn)行第二外延工藝以在第一膜層上形成第二膜層；以及在第三工藝條件下進(jìn)行第三外延工藝以在第二膜層上形成第三膜層，第三膜層填充凹槽。第一工藝條件、第二工藝條件、及第三工藝條件不同。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及一種半導(dǎo)體裝置的形成方法，且特別有關(guān)于一種包括鰭狀場效晶體管(Fin Field-Effect Transistor，F(xiàn)inFET)的半導(dǎo)體裝置的形成方法。

背景技術(shù)

由于各種電子組件(例如晶體管、二極管、電阻、電容等)的集成密度持續(xù)改善，半導(dǎo)體工業(yè)經(jīng)歷了快速成長。在大部分情況下，集成密度的改善來自重復(fù)減少最小部件尺寸，其允許在給定的面積中整合更多的組件。

鰭狀場效晶體管元件在集成電路中變得經(jīng)常被使用。鰭狀場效晶體管元件具有三維結(jié)構(gòu)，其包括從基板突出的半導(dǎo)體鰭片。柵極結(jié)構(gòu)環(huán)繞半導(dǎo)體鰭片，其用以控制鰭狀場效晶體管元件的導(dǎo)電通道中電荷載子流動(dòng)。例如，在三柵極(tri-gate)鰭狀場效晶體管元件中，柵極結(jié)構(gòu)環(huán)繞半導(dǎo)體鰭片的三側(cè)面，因而在半導(dǎo)體鰭片的三側(cè)面上形成導(dǎo)電通道。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例包括一種半導(dǎo)體裝置的形成方法，包括：形成鰭片突出于基板之上，形成柵極結(jié)構(gòu)于鰭片之上，形成凹槽于鄰近柵極結(jié)構(gòu)的鰭片中；以及形成源極/漏極區(qū)域于凹槽中，源極/漏極區(qū)域包括第一膜層、第二膜層、及第三膜層。形成源極/漏極區(qū)域包括：在第一工藝條件下進(jìn)行第一外延工藝以在凹槽中形成第一膜層，第一膜層沿著凹槽所露出的鰭片的表面延伸，在第二工藝條件下進(jìn)行第二外延工藝以在第一膜層上形成第二膜層；以及在第三工藝條件下進(jìn)行第三外延工藝以在第二膜層上形成第三膜層，第三膜層填充凹槽。第一工藝條件、第二工藝條件、及第三工藝條件不同。

附圖說明

以下將配合說明書附圖詳述本發(fā)明實(shí)施例。應(yīng)注意的是，各種特征部件并未按照比例繪制且僅用以說明例示。事實(shí)上，元件的尺寸可能經(jīng)放大或縮小，以清楚地表現(xiàn)出本發(fā)明實(shí)施例的技術(shù)特征。

圖1是根據(jù)一些實(shí)施例示出鰭狀場效晶體管元件的透視圖。

圖2至圖9、圖10A至圖10C、圖11A、圖11B、圖12、圖13、圖14A、及圖14B是根據(jù)一些實(shí)施例示出在各個(gè)制造階段時(shí)鰭狀場效晶體管元件的各剖面圖。

圖15是根據(jù)一些實(shí)施例示出鰭狀場效晶體管元件的剖面圖。

圖16是根據(jù)一些實(shí)施例示出制造半導(dǎo)體元件的方法流程圖。

附圖標(biāo)記說明：

30～鰭狀場效晶體管

50～基板

52～墊氧化物層

56～墊氮化物層

58～掩模

61～溝槽

62～隔離區(qū)域

64、64A、64B～半導(dǎo)體鰭片

64S～側(cè)壁

64L～下表面

64U～上表面

65～輕摻雜漏極區(qū)域

66～柵極介電質(zhì)

68～柵極

70～掩模