[發明專利]一種硬件冗余的通信架構

在審

• 申請號: 201910878671.0
• 申請日: 2019-09-18
• 公開（公告）號: CN110597124A
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 陳龍;李響;周強;仲浩;周谷慶;趙玉燦
• 申請（專利權）人: 南京南瑞繼保電氣有限公司;南京南瑞繼保工程技術有限公司;國網電力科學研究院有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種硬件冗余的通信架構，包括兩路相互獨立的硬件接口：第一、二硬件接口、主從FPGA模塊和主從DSP模塊；外部雙通道物理接口分別對應連接第一、二硬件接口，第一、二硬件接口分別對應連接主FPGA模塊和從FPGA模塊；主從FPGA模塊分別對應連接主從DSP模塊；主從FPGA模塊之間、主從DSP模塊之間均通過高速數據冗余通道進行數據交互，主FPGA和主DSP之間通過高速總線實現數據交互，從FPGA和從DSP之間通過高速總線進行數據交互。本發明的通信架構，能夠在單設備上實現雙鏈路雙系統獨立運行，同時互為冗余互相監視，抗硬件異常的能力大大提高，通信速度和實時性相對傳統現場總線明顯提升。

技術領域

本發明涉及工業通信領域，具體涉及一種硬件冗余的通信架構。

背景技術

很多重要的工業通信現場，例如電力系統控制保護、石油化工以及冶金船舶等行業，通信系統的設計都需要考慮冗余，避免因部分硬件通道異常導致系統運行故障。

目前的冗余通信設計，一部分是基于現場總線實現，另一部分是通過兩套獨立的通信系統來實現，前者的實時性低，通信速度受限，不適合有些對實時性要求很高的場合，比如直流輸電控制保護應用，后者的成本高功耗大可靠性低，且結構復雜，不利于現場安裝和成本優化。

發明內容

本發明的目的，在于提供一種高可靠性硬件冗余的通信架構，克服現有的冗余通信硬件結構復雜、系統實時性低成本高功耗大的問題。

為了達到上述目的，本發明所采用的技術方案是：

一種硬件冗余的通信架構，所述通信架構中的內部數據處理系統包括兩路相互獨立的硬件接口：第一硬件接口和第二硬件接口、主從FPGA模塊和主從DSP模塊；外部雙通道物理接口分別對應連接第一硬件接口和第二硬件接口，第一硬件接口和第二硬件接口分別對應連接主FPGA模塊和從FPGA模塊；主從FPGA模塊分別對應連接主從DSP模塊；主從FPGA模塊之間、主從DSP模塊之間均通過高速數據冗余通道進行數據交互，主FPGA和主DSP之間通過高速總線實現數據交互，從FPGA和從DSP之間通過高速總線進行數據交互；外部通信數據通過相互獨立的硬件接口進出內部數據處理系統，信號的前端處理由主從FPGA模塊完成，信號的后端處理由主從DSP模塊完成。

進一步地，所述主FPGA模塊和主DSP模塊作為主系統，從FPGA模塊和從DSP模塊作為從系統，雙通道雙系統獨立運行；主從DSP獲取雙通道的數據完成雙通道的數據備份，一路通道發生異常時通過冗余通道從對側獲取數據。

進一步地，所述主從FPGA模塊之間、主從DSP模塊之間通過高速數據冗余通道進行數據交互后互相校驗，確保系統數據的正確性。

進一步地，所述雙通道雙系統運行時互相監視，通道異常時實時提供系統監視和報警信息。

進一步地，所述硬件接口和主從FPGA模塊之間的通訊使用低功耗LVDS標準直接驅動實現。

進一步地，所述主從FPGA模塊之間、主從DSP模塊之間的高速數據冗余通道通過高速串行總線實現。

進一步地，所述高速串行總線包括：PCIE總線、SATA總線、SRIO總線。。

進一步地，所述主從FPGA模塊使用相同型號的FPGA芯片。

進一步地，所述主從DSP模塊使用相同型號的多核DSP芯片。

本發明的有益效果是：本發明的高可靠性硬件冗余的通信架構設計，能夠在單設備上實現雙鏈路雙系統獨立運行，同時又能夠互為冗余互相監視，抗硬件異常的能力大大提高，通信速度和實時性相對傳統現場總線提升明顯，并且結構簡單，減少了現場的裝置數量，大大降低了安裝和系統成本，具有很好的系統可靠性、經濟性和穩定性，應用前景廣闊。

附圖說明