[發明專利]一種硬件冗余的通信架構

在審

• 申請號: 201910878671.0
• 申請日: 2019-09-18
• 公開（公告）號: CN110597124A
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 陳龍;李響;周強;仲浩;周谷慶;趙玉燦
• 申請（專利權）人: 南京南瑞繼保電氣有限公司;南京南瑞繼保工程技術有限公司;國網電力科學研究院有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種硬件冗余的通信架構，其特征在于：所述通信架構中的內部數據處理系統包括兩路相互獨立的硬件接口：第一硬件接口和第二硬件接口、主從FPGA模塊和主從DSP模塊；外部雙通道物理接口分別對應連接第一硬件接口和第二硬件接口，第一硬件接口和第二硬件接口分別對應連接主FPGA模塊和從FPGA模塊；主從FPGA模塊分別對應連接主從DSP模塊；主從FPGA模塊之間、主從DSP模塊之間均通過高速數據冗余通道進行數據交互，主FPGA和主DSP之間通過高速總線實現數據交互，從FPGA和從DSP之間通過高速總線進行數據交互；

外部通信數據通過相互獨立的硬件接口進出內部數據處理系統，信號的前端處理由主從FPGA模塊完成，信號的后端處理由主從DSP模塊完成。

2.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述主FPGA模塊和主DSP模塊作為主系統，從FPGA模塊和從DSP模塊作為從系統，雙通道雙系統獨立運行；主從DSP獲取雙通道的數據完成雙通道的數據備份，一路通道發生異常時通過冗余通道從對側獲取數據。

3.根據權利要求1或2所述的硬件冗余的通信架構，其特征在于：所述主從FPGA模塊之間、主從DSP模塊之間通過高速數據冗余通道進行數據交互后互相校驗，確保系統數據的正確性。

4.根據權利要求2所述的硬件冗余的通信架構，其特征在于：所述雙通道雙系統運行時互相監視，通道異常時實時提供系統監視和報警信息。

5.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述硬件接口和主從FPGA模塊之間的通訊使用低功耗LVDS標準直接驅動實現。

6.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述主從FPGA模塊之間、主從DSP模塊之間的高速數據冗余通道通過高速串行總線實現。

7.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述高速串行總線包括：PCIE總線、SATA總線、SRIO總線。

8.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述主從FPGA模塊使用相同型號的FPGA芯片。

9.根據權利要求1所述的硬件冗余的通信架構，其特征在于：所述主從DSP模塊使用相同型號的多核DSP芯片。