[發明專利]半導體裝置的制造方法

在審

• 申請號: 201910876711.8
• 申請日: 2019-09-17
• 公開（公告）號: CN110970353A
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 黃致凡;王茂南;張國欽;陳蕙祺;陳殿豪;陳燕銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供一種半導體裝置的制造方法，包含提供具有多個裝置的集成電路基材，以及與裝置耦合至集成電路的互連結構；在集成電路基材上形成第一保護層；在第一保護層上形成重分布層，重分布層電性相連至互連結構；在重分布層與第一保護層上形成第二保護層；在第二保護層上形成聚酰亞胺層；圖案化聚酰亞胺層使聚酰亞胺層中有聚酰亞胺開口；以聚酰亞胺作為蝕刻遮罩，經由聚酰亞胺開口蝕刻第二保護層。

技術領域

本發明實施例涉及一種半導體裝置的形成方法，且特別關于一種具有聚酰亞胺封裝的半導體裝置的形成方法。

背景技術

在半導體產業中，集成電路被形成于半導體基材上，并被裁切成集成電路芯片。每個集成電路芯片更進一步被連接(例如接合)到電路板，例如電子產品中的印刷電路板。在先前的技術中，多個芯片接合墊經由打線接合被連接到電路板。在先進的技術中，電路芯片被翻轉并接合到電路板以減少成本。在這個技術中，一個或多個保護層被形成來保護集成電路。導電金屬線的重分布層被形成于芯片上，以改變從邊緣到芯片中心的接合連接路徑。重分布層被嵌入在保護層中。接合墊被形成在保護層上，并經由重分布層與互連結構與多個裝置電性連接以形成集成電路?，F有的封裝結構(包含重分布層、保護層與接合墊)及相對應的方法導致金屬裂痕的問題(例如在測試、切割填充與封裝的時候)，其進一步導致封裝缺陷、線路失敗或可靠性的問題。因此，本公開提供一種封裝結構與方法來解決上述問題。

發明內容

本發明實施例提供一種半導體裝置的制造方法，其包括提供集成電路基材，具有多個裝置與互連結構，互連結構耦合多個裝置至集成電路上；形成第一保護層于集成電路基材上；形成重分布層于第一保護層上，重分布層電性連接至互連結構；形成第二保護層于重分布層與第一保護層上；形成聚酰亞胺層于第二保護層上；圖案化聚酰亞胺層以形成聚酰亞胺開口于聚酰亞胺層中；及以聚酰亞胺層作為蝕刻遮罩，經由聚酰亞胺開口，蝕刻第二保護層。

本發明實施例提供一種半導體裝置的制造方法，其包括提供集成電路基材，具有多個裝置與互連結構，互連結構耦合多個裝置至集成電路上；形成保護結構于集成電路基材上；涂布聚酰亞胺層于保護結構上，其中聚酰亞胺層含有超過50％的脂族酰胺(aliphatic amide,AA)或丁內酯(Gamma-Butyrolactone,GBL)；圖案化聚酰亞胺層，以形成聚酰亞胺開口于聚酰亞胺層中；經由聚酰亞胺層的聚酰亞胺開口蝕刻保護結構；及形成接合墊于聚酰亞胺開口中。

本發明實施例提供一種集成電路結構，其包括集成電路結構，具有多個裝置與互連結構，互連結構耦合多個裝置至集成電路上；第一保護層于該集成電路結構上；重分布層于第一保護層上；第二保護層于重分布層上；聚酰亞胺層于第二保護層上，其中聚酰亞胺層含有超過50％的脂族酰胺或丁內酯；及接合墊部分嵌入于第二保護層中，并坐落于重分布層上。

附圖說明

以下將配合所附圖示詳述本公開的各面向。應注意的是，依據在業界的標準做法，各種特征并未按照比例繪制且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本公開的特征。

圖1A、圖1B、圖1C、圖1D與圖1E是根據一些實施例示出多個制造階段的集成電路結構剖面圖。

圖1F是根據一些實施例示出部分圖1E的集成電路結構的俯視圖。

圖2是根據一些實施例示出圖1E的集成電路結構制造方法的流程圖。

圖3A與圖3B是根據一些實施例示出部分圖1D的集成電路結構的剖面圖。

圖4是根據一些實施例示出圖3B的集成電路結構中接合開口的側壁表面斜面輪廓的概略圖。

圖5A與圖5B圖是根據一些實施例示出集成電路結構的剖面圖。

圖6是根據一些實施例示出圖5A與圖5B圖的集成電路結構的制造方法的流程圖。