[發明專利]一種位線結構及半導體存儲器

在審

• 申請號: 201910875708.4
• 申請日: 2019-09-17
• 公開（公告）號: CN110556359A
• 公開（公告）日: 2019-12-10
• 發明（設計）人: 詹益旺;黃永泰;朱賢士;黃豐銘;巫俊良;童宇誠
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;G11C7/18
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 潘穎

本發明公開了一種位線結構及半導體存儲器，包括：基底；位于所述基底上的多條位線，其中，所述位線包括自所述基底起依次疊加設置的接觸層和導線層，所述接觸層在所述基底上的垂直投影位于所述導線層在所述基底上的垂直投影內，且所述接觸層的在橫截面的寬度小于所述導線層的在橫截面的寬度。由上述內容可知，本發明提供的技術方案，在制作位線結構時將導線層作為掩膜，而后對接觸層所在材料結構層進行刻蝕，最終制備得到橫截面寬度小于導線層的接觸層。由于將導線層作為掩膜而無需單獨制備刻蝕接觸層時相應掩膜層，進而縮減了位線結構的制程，亦即縮減了半導體存儲器的制程，降低了制作成本。

技術領域

本發明涉及半導體存儲技術領域，更為具體的說，涉及一種位線結構及半導體存儲器。

背景技術

現今，計算機、手機等電子設備都離不開存儲器，存儲器即能夠存儲數據且根據地址碼可以讀出其中數據的一種器件，存儲器分為磁存儲器和半導體存儲器兩大類。其中，半導體存儲器的基本結構就是存儲單元陣列及其它電路，存儲單元陣列是半導體存儲器的主體，各個存儲單元處在字線與位線的交點上，用以存儲數據；其它就是輸入端的地址碼緩存器、行譯碼器、讀出放大器、列譯碼器和輸出緩沖器等組成。在半導體存儲器讀出其中數據時，首先需通過地址碼緩沖器把地址碼信號送入到行譯碼器、并進入到字線，再由行譯碼器選出一個字線，然后把一個位線上得到的數據通過讀出放大器進行放大，并有列譯碼器選出其中一個讀出放大器，把放大了的信號通過多路輸出緩沖器而輸出。在寫入數據時，首先需要把數據送給由列譯碼器選出的位線，然后再存入到位線與字線相交的存儲單元中。

由于半導體存儲器具有尺寸小、功能多、制造成本低等諸多優點，現今半導體存儲器被廣泛應用于電子產業中。雖然半導體存儲器具有上述諸多優點，但是其制程繁瑣，有待提高。

發明內容

有鑒于此，本發明提供了一種位線結構及半導體存儲器，有效解決現有存在的技術問題，縮減了半導體存儲器的制程，降低了制作成本。

為實現上述目的，本發明提供的技術方案如下：

一種位線結構，包括：

基底；

位于所述基底上的多條位線，其中，所述位線包括自所述基底起依次疊加設置的接觸層和導線層，所述接觸層在所述基底上的垂直投影位于所述導線層在所述基底上的垂直投影內，且所述接觸層的在橫截面的寬度小于所述導線層的在橫截面的寬度。

可選的，所述位線結構還包括：包裹所述接觸層側面的輔助層。

可選的，所述輔助層為氧化層。

可選的，所述氧化層的材質為SiO2。

可選的，所述輔助層與所述接觸層在橫截面的總寬度較所述導線層的在橫截面的寬度的比例范圍為0.9-1.1。

可選的，所述導線層包括自所述接觸層起依次疊加的第一位線導電子層、第二位線導電子層和位線蓋膜子層。

相應的，本發明還提供了一種半導體存儲器，包括：

襯底，所述襯底包括有器件隔離層限定的多個有源區；

位于所述襯底具有器件隔離層一側上的絕緣層，所述絕緣層上形成有多個位線接觸槽，所述位線接觸槽裸露所述有源區；

形成于所述絕緣層背離所述襯底一側表面的多條第一位線，及形成于所述位線接觸槽內的第二位線，其中，所述第一位線和所述第二位線均包括自所述襯底一側起依次疊加設置的接觸層和導線層，所述接觸層在所述襯底上的垂直投影位于所述導線層在所述襯底上的垂直投影內，且所述接觸層的在橫截面的寬度小于所述導線層的在橫截面的寬度。

可選的，所述半導體存儲器還包括：包裹所述接觸層側面的輔助層。

可選的，所述輔助層為氧化層。