[發明專利]一種射頻開關電路結構

在審

• 申請號: 201910871710.4
• 申請日: 2019-09-16
• 公開（公告）號: CN110719092A
• 公開（公告）日: 2020-01-21
• 發明（設計）人: 張志浩;鐘立平;李嘉進;藍煥青;章國豪
• 申請（專利權）人: 廣東工業大學
• 主分類號: H03K17/08
• 分類號: H03K17/08;H03K17/51;H03K17/56
• 代理公司: 44329 廣東廣信君達律師事務所
• 代理人: 楊曉松

本發明公開了一種射頻開關電路結構，其特征在于，包括N個堆疊的晶體管，第一個晶體管的漏極作為射頻輸入端，最后一個晶體管的源極作為射頻輸出端；當晶體管存在體區時，最后一個晶體管的體區通過體公共電阻連接體偏置電壓。每相鄰的兩個晶體管中，前一個晶體管的源極與后一個晶體管的漏極相連，前一個晶體管的柵極通過柵電阻連接后一個晶體管的柵極，且每個晶體管的漏極和源極之間均連接有漏源電阻。本發明通過改變柵偏置電阻和體偏置電阻的拓撲結構有效地改善大電壓擺幅在各個堆疊的晶體管上的不均勻分布，一方面可以提高開關的功率處理能力和線性度，另一方面可以有效防止堆疊鏈上靠前的晶體管率先出現高電壓擊穿現象，提高開關的可靠性。

技術領域

本發明涉及無線通信的射頻開關電路技術領域，具體涉及一種能改善堆疊晶體管電壓擺幅不均勻、提高功率處理能力和線性度的射頻開關電路結構。

背景技術

隨著無線移動通信標準的不斷演進，例如第五代(5G)和窄帶物聯網 (NB-IoT)，射頻開關在所有的多頻帶前端模組和天線調諧器中扮演了越來越重要的作用。除了插入損耗和隔離度，高功率處理能力和線性度也是射頻開關非常重要的指標。對于主天線開關，在考慮電路損耗和天線失配的情況下，功率處理能力應達到+40dBm(10W)。類似地，采用射頻開關技術的主動天線調諧對高功率能力的要求同樣十分苛刻。

堆疊晶體管(Stacked-FET)是最通用的用于提高開關功率處理能力的方法。現有的開關結構如圖1所示，其不足是在關斷狀態下流經堆疊鏈的第一個晶體管到最后一個晶體管上的泄漏電流會逐漸減小，這將引起堆疊晶體管上電壓擺幅不均勻分布的現象，堆疊鏈上第一個晶體管將承載最大的峰值電壓擺幅壓力；電壓擺幅的不均勻分布會降低開關能夠處理的最大輸入功率和總體線性度，甚至導致堆疊鏈上靠前的晶體管(例如M₁和M₂)出現高電壓擊穿，降低可靠性。因此有必要改善現有射頻開關電路的結構，降低分配在堆疊晶體管漏極和源極之間的最大壓差。

發明內容

本發明的目的是提供一種射頻開關電路結構，用于改善堆疊晶體管鏈上電壓擺幅不均勻分布的問題，使射頻電壓擺幅盡量均勻地分布在每個晶體管上，提高開關的功率處理能力和線性度，同時減小堆疊晶體管鏈靠前的晶體管被高電壓擊穿的風險，提高可靠性。

為了實現上述任務，本發明采用以下技術方案：

一種射頻開關電路結構，包括N個堆疊的晶體管；所述的N個堆疊的晶體管包括第一晶體管M₁至第N晶體管M_N，其中：

所述第一晶體管M₁的漏極作為射頻輸入端RF_in，第一晶體管M₁的源極與第二晶體管M₂的漏極相連；第二晶體管M₂的源極與所述第三晶體管M₃的漏極相連，以此類推，第N-1個晶體管M_N-1的源極與第N個晶體管M_N的漏極相連，第N 個晶體管M_N的源極作為射頻輸出端RF_out；

所述第一晶體管M₁的柵極通過柵偏置電阻R_G連接至第二晶體管M₂的柵極，第二晶體管M₂的柵極通過柵偏置電阻R_G連接至第三晶體管M₃的柵極，以此類推，第N-1晶體管M_N-1的柵極通過柵偏置電阻R_G連接至第N晶體管M_N的柵極，第N晶體管M_N的柵極通過柵公共電阻R_GC連接至柵偏置電壓V_G；

所述N個堆疊的晶體管中，每個晶體管的漏極和源極之間均連接有漏源電阻R_DS。

進一步地，所述的N個堆疊的晶體管均存在體區時：