[發明專利]一種印制電路板電路吸收或發射功率降低方法及預測方法

有效

• 申請號: 201910870598.2
• 申請日: 2019-09-16
• 公開（公告）號: CN110602873B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 謝海燕
• 申請（專利權）人: 西北核技術研究院
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 汪海艷

本發明屬于電子設備電磁兼容和電磁干擾技術領域，公開了一種印制電路板電路吸收或發射功率降低方法及預測方法。通過減小印制電路板微帶線高度、增大印制電路板的介質層的介電常數或是這兩項的組合來降低印制電路板電路吸收或發射功率。印制電路板匹配電路平均吸收功率預測方法的步驟為采用公式計算得到一條曲線，制定平均吸收功率曲線和平均吸收功率區間。本發明通過在設計時調整印制電路板的相關參數實現降低印制電路板吸收功率的目的，減少了增加屏蔽層的工序和成本，同時平均吸收功率預測方法避免了大量的數值計算，節省了計算時間，提高了設計效率。

技術領域

本發明涉及電子設備電磁兼容和電磁干擾技術領域，特別是涉及一種印制電路板電路吸收或發射功率降低方法及預測方法。

背景技術

隨著電子科學技術的發展，各種電子設備的電磁環境變得越來越惡劣，印制電路板電路越來越容易受到外界電磁環境的干擾。這就要求提高印制電路板電路的抗干擾性。同時由于電磁干擾和發射的互易性，對印制電路板電磁發射的限制也越來越多。如何減小外界電磁環境在印制電路板電路上的干擾(互易地，如何降低印制電路板的電磁發射)是當前急需解決的問題。目前很多降低印制電路板電路吸收功率方法的思路為在印制電路板上增加一層屏蔽層，然而該方法增加了一道制作工序，也增加了印制電路板電路的制作成本。

發明內容

為了解決目前降低印制電路板電路吸收功率方法存在的成本高、工序復雜的問題，本發明提供一種通過調整印制電路板本身參數而降低電路吸收或發射功率的方法。從印制電路板設計入手，通過在設計時調整印制電路板的相關參數達到實現降低印制電路板吸收功率(互易地，發射功率)的目的。同時為了能夠快速估算電路的吸收或發射功率，本發明同時給出了印制電路板匹配電路平均吸收或發射功率的預測估算方法。該方法不需進行數值計算，節省了計算時間，提高了設計效率。

本發明的技術解決方案是提供一種印制電路板電路吸收或發射功率降低方法，其特殊之處在于，包括步驟A和/或步驟B：

A、減小印制電路板上微帶線的高度，印制電路板電路的吸收或發射功率降低約(h₀/h)²倍，其中h₀和h分別為調整前后印制電路板上微帶線的高度；為了保持印制電路板上微帶線的特征阻抗不變，可以同時減小印制線的厚度和寬度為原來的h/h₀倍。

B、增大印制電路板的介質層的介電常數，可以有效降低印制電路板電路的吸收或發射功率。為了保持印制電路板上微帶線的特征阻抗Z_C不變，可以同時減小印制線的厚度和寬度。

進一步地，步驟B中印制線的寬度和厚度調整采用公式(1)、(2)、(3)進行計算：

式中：ε_r為介質層材料的相對介電常數，ε_r,eff為介質板的有效相對介電常數，h為印制電路板微帶線的高度，w_eff為考慮印制線厚度影響的有效寬度，w和t分別為印制線的寬度和厚度。

為了能夠快速預估出電路上的吸收功率，本發明還提供一種印制電路板電路吸收或發射功率預測方法，包括以下步驟：

步驟1、采用公式(4)計算得到曲線P′(f)；

其中，E為外部平面波的電場幅值，h為印制電路板微帶線的高度，ε_r和ε_r,eff分別為介質板的相對介電常數和有效相對介電常數，R為印制電路板上某一匹配電路的電阻，其中c為電磁波在真空中的傳播速度，f為頻率，L為印制電路板中微帶線的長度；

步驟2、根據步驟1中構建的曲線P′(f)制定平均吸收功率曲線；