[發(fā)明專利]半導(dǎo)體裝置的制備方法

有效

• 申請?zhí)枺?/td>: 201910867285.1
• 申請日: 2019-09-12
• 公開（公告）號: CN112490181B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設(shè)計）人: 崔鍾武;金成基
• 申請（專利權(quán)）人: 夏泰鑫半導(dǎo)體（青島）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 深圳市賽恩倍吉知識產(chǎn)權(quán)代理有限公司 44334
• 代理人: 彭輝劍;龔慧惠

一種半導(dǎo)體裝置的制備方法，包括：提供一基板，所述基板中形成有溝槽，所述溝槽的槽壁上附著有氮化鈦，所述溝槽中填充有導(dǎo)電材料；對溝槽中的導(dǎo)電材料進行干法蝕刻以部分去除溝槽中的導(dǎo)電材料；對溝槽的槽壁進行惰性氣體離子轟擊；對溝槽的槽壁進行濕法蝕刻；以及在所述溝槽中的導(dǎo)電材料上形成絕緣材料。通過利用惰性氣體離子轟擊溝槽的槽壁，從而破壞溝槽的槽壁上附著的雜質(zhì)和氮化鈦與槽壁的結(jié)合，以便后續(xù)更好地蝕刻去除槽壁上附著的雜質(zhì)和氮化鈦，進而保證產(chǎn)品整體的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置的制備方法。

背景技術(shù)

半導(dǎo)體制程中，為了讓每單位面積的晶體管數(shù)量增加，減少芯片成本，必需依靠微縮制程來達成。然而在微縮制程的同時，小尺寸在制程上產(chǎn)生許多需要克服的問題。舉例來說，動態(tài)隨機存取存儲器(Dynamic Random Access Memory，DRAM)領(lǐng)域中，是透過埋入式通道陣列晶體管(Buried Channel Array Transistor,BCAT)結(jié)構(gòu)，來達到在DRAM單位面積不變的條件下，增加有效通道長度，壓制因短通道產(chǎn)生的漏電流。在BCAT結(jié)構(gòu)下，需要在基板(substrate)向下蝕刻出小溝槽(trench)，作為晶體管的柵極(gate electrode)。小溝槽的槽壁上附著氮化鈦(TiN)和其他雜質(zhì)，如聚合物(polymer)等生成物。因制程微縮，此小溝槽的深寬比較大，導(dǎo)致后續(xù)的蝕刻難以深入溝槽去除槽壁上附著的氮化鈦(TiN)和其他雜質(zhì)，進而影響產(chǎn)品的性能。

發(fā)明內(nèi)容

鑒于此，有必要提供一種晶體管的制備方法，其可有效解決上述問題。

一種半導(dǎo)體裝置的制備方法，包括如下步驟：

提供一基板，所述基板中形成有溝槽，所述溝槽的槽壁上附著有氮化鈦，所述溝槽中填充有導(dǎo)電材料；

對溝槽中的導(dǎo)電材料進行干法蝕刻以部分去除溝槽中的導(dǎo)電材料；

對溝槽未填充導(dǎo)電材料的部分的槽壁進行惰性氣體離子轟擊；

對溝槽的槽壁進行濕法蝕刻；以及

在所述溝槽中的導(dǎo)電材料上形成絕緣材料。

本發(fā)明的制備方法，通過利用惰性氣體離子轟擊溝槽的槽壁，從而破壞溝槽的槽壁上附著的雜質(zhì)和氮化鈦與槽壁的結(jié)合，以便后續(xù)更好地蝕刻去除槽壁上附著的雜質(zhì)和氮化鈦，進而保證產(chǎn)品整體的性能。

附圖說明

圖1是本發(fā)明的半導(dǎo)體裝置動態(tài)隨機存取存儲器的制備方法流程圖。

圖2A-2H為半導(dǎo)體裝置的制備方法的示意圖。

圖3為半導(dǎo)體裝置的基板的俯視示意圖。

主要元件符號說明

具體實施方式將結(jié)合上述附圖進一步說明本發(fā)明。

具體實施方式

附圖中示出了本發(fā)明的實施例，本發(fā)明可以通過多種不同形式實現(xiàn)，而并不應(yīng)解釋為僅局限于這里所闡述的實施例。相反，提供這些實施例是為了使本發(fā)明更為全面和完整的公開，并使本領(lǐng)域的技術(shù)人員更充分地了解本發(fā)明的范圍。為了清晰可見，在圖中，層和區(qū)域的尺寸被放大了。

除非另外定義，這里所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明所述領(lǐng)域的普通技術(shù)人員所通常理解的含義相同的含義。還應(yīng)當理解，比如在通用的辭典中所定義的那些的術(shù)語，應(yīng)解釋為具有與它們在相關(guān)領(lǐng)域的環(huán)境中的含義相一致的含義，而不應(yīng)以過度理想化或過度正式的含義來解釋，除非在本文中明確地定義。