[發明專利]一種高速光電混合互連通道階梯阻抗設計方法有效
| 申請號： | 201910859912.7 | 申請日： | 2019-09-11 |
| 公開（公告）號： | CN110677995B | 公開（公告）日： | 2020-12-11 |
| 發明（設計）人： | 高劍剛;鄭浩;張弓;李川;王彥輝;胡晉;王玲秋;李滔 | 申請（專利權）人： | 無錫江南計算技術研究所 |
| 主分類號： | H05K3/00 | 分類號： | H05K3/00 |
| 代理公司： | 浙江千克知識產權代理有限公司 33246 | 代理人： | 裴金華 |
| 地址： | 214100 江蘇*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 高速 光電 混合 互連 通道 階梯 阻抗 設計 方法 | ||
1.一種高速光電混合互連通道階梯阻抗設計方法，其特征在于，包括以下步驟：
S1：獲取光纜內端接阻抗；
S2：獲取傳輸通道阻抗差異閾值；
S3：確定芯片端接阻抗，由于低阻抗設計的印制線更寬，能夠降低印制線損耗，則確定芯片端接阻抗C為光纜內端接阻抗A減去傳輸通道阻抗差異閾值B，即為芯片端接阻抗C=A-B；
S4：確定電互連通道阻抗，電互連通道是由一個芯片端接電連接至另一個芯片端接，也就是電互連通道兩端都是通過芯片端接，所以電互連通道阻抗等于芯片端接阻抗，且芯片端接阻抗為C，那么電互連通道阻抗應當也為C；
S5：確定光互連通道印制線阻抗，光互連通道印制線阻抗為光纜端接阻抗和芯片端接阻抗的平均值，實際上光互連通道印制線阻抗D=（A+C）/2。
2.根據權利要求1所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S1時，光纜內端接阻抗為100歐姆。
3.根據權利要求1所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S2時，傳輸通道阻抗差異閾值不大于10歐姆。
4.根據權利要求1所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S3時，低阻抗設計的印制線更寬，能夠降低印制線損耗，則確定芯片端接阻抗為光纜內端接阻抗減去傳輸通道阻抗差異閾值。
5.根據權利要求4所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S3時，芯片端接阻抗為90歐姆。
6.根據權利要求1所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S4時，電互連通道兩端都是通過芯片端接，所以電互連通道阻抗等于芯片端接阻抗。
7.根據權利要求6所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S4時，電互連通道阻抗為90歐姆。
8.根據權利要求1所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S5時，光互連通道印制線阻抗為光纜端接阻抗和芯片端接阻抗的平均值。
9.根據權利要求8所述的一種高速光電混合互連通道階梯阻抗設計方法，其特征在于：
執行步驟S5時，光互連通道印制線阻抗為95歐姆。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于無錫江南計算技術研究所，未經無錫江南計算技術研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910859912.7/1.html，轉載請聲明來源鉆瓜專利網。
