[發明專利]一種擴散電阻的版圖結構

有效

• 申請號: 201910858061.4
• 申請日: 2019-09-11
• 公開（公告）號: CN110739301B
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 熊俊;朱敏
• 申請（專利權）人: 芯創智（北京）微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/06;H01L23/64
• 代理公司: 北京天悅專利代理事務所(普通合伙) 11311
• 代理人: 田明;楊方

本發明公開了一種擴散電阻的版圖結構，版圖結構包括：阱、位于阱內的擴散區和多叉指MOS晶體管，多叉指MOS晶體管包括：多個平行分布的條狀柵極、多個源極和多個漏極，多個條狀柵極將擴散區隔成多個擴散區域，多個源極和多個漏極交替分布于多個擴散區域內；多叉指MOS晶體管的相鄰兩個柵極中間的擴散區域構成一個電阻單元，所有電阻單元通過金屬導線連接構成擴散電阻；多叉指MOS晶體管的柵極連接高/低電位，用以使多叉指MOS晶體管工作在截止區。本發明的擴散電阻的版圖結構，可以減小擴散電阻的版圖面積，進而減小芯片面積降低芯片成本。

技術領域

本發明涉及集成電路領域，具體涉及一種擴散電阻的版圖結構。

背景技術

在集成電路中，電阻是一種無源器件，它的阻值通過以下公式計算得到：(電阻長度/電阻寬度)*方塊阻值。當PMOS/NMOS工作在截止區，用PMOS/NMOS的源端和漏端來實現擴散電阻的功能；擴散電阻的長度就是PMOS/NMOS的寬度減去兩端接觸孔的高度，擴散電阻的寬度就是PMOS/NMOS的兩個相鄰柵極之間的間距，擴散電阻的方塊阻值是由制造過程中注入的材料和濃度來決定的，該參數由晶圓代工廠提供。

在集成電路中，擴散電阻有兩種形式，P型擴散電阻和N型擴散電阻；P型擴散電阻是在N阱里面，p擴散電阻覆蓋p型注入，兩端用接觸孔接出來，電阻的有效部分是兩端接觸孔間的部分；N型擴散電阻是在P阱里面，n擴散電阻覆蓋n型注入，兩端用接觸孔接出來，電阻的有效部分是兩端接觸孔間的部分；一般電阻的左右兩端還會加上假的單元用來提高器件的匹配。

由于是擴散電阻，所以制作的時候會產生比較大的誤差，而且在版圖上面需要的面積比較大，從而導致芯片面積較大，進而導致芯片成本較高。因此，研究一種能減小芯片面積降低芯片成本的電阻的新型版圖結構在集成電路領域具有重要意義。

發明內容

針對現有技術中存在的缺陷，本發明的目的在于提供一種擴散電阻的版圖結構，減小擴散電阻的版圖面積，進而減小芯片面積降低芯片成本。

為實現上述目的，本發明采用的技術方案如下：

一種擴散電阻的版圖結構，所述版圖結構包括：阱、位于所述阱內的擴散區和多叉指MOS晶體管，所述多叉指MOS晶體管包括：多個平行分布的條狀柵極、多個源極和多個漏極，所述多個條狀柵極將所述擴散區隔成多個擴散區域，所述多個源極和所述多個漏極交替分布于所述多個擴散區域內；

所述多叉指MOS晶體管的相鄰兩個柵極中間的擴散區域構成一個電阻單元，所有電阻單元通過金屬導線連接構成擴散電阻；

所述多叉指MOS晶體管的柵極連接高/低電位，用以使所述多叉指MOS晶體管工作在截止區，所述多叉指MOS晶體管的源極和漏極兩端均設置有接觸孔；

所述多叉指MOS晶體管兩端的接觸孔通過金屬導線連接出來作為所述擴散電阻的兩端，所述阱為所述擴散電阻的第三端且連接高/低電位。

進一步，如上所述的一種擴散電阻的版圖結構，所述多個擴散區域中最左邊和最右邊的兩個擴散區域用于作為所述擴散電阻的假電阻單元。

進一步，如上所述的一種擴散電阻的版圖結構，所述版圖結構還包括：覆蓋所述多叉指MOS晶體管的電阻識別層，所述電阻識別層的高度為所述擴散電阻的長度，用于計算所述擴散電阻的阻值。

進一步，如上所述的一種擴散電阻的版圖結構，所述擴散單元的長度為所述多叉指MOS晶體管的源極/漏極兩端的接觸孔之間的距離，所述電阻單元的寬度為所述多叉指MOS晶體管的相鄰兩個柵極之間的距離。

進一步，如上所述的一種擴散電阻的版圖結構，若所述多叉指MOS晶體管為PMOS晶體管，則所述多叉指MOS晶體管的柵極連接高電位，所述阱為N阱且作為所述擴散電阻的第三端連接高電位。