[發(fā)明專(zhuān)利]一種用于處理器IO寄存器測(cè)試激勵(lì)的可重用方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910857719.X
• 申請(qǐng)日: 2019-09-11
• 公開(kāi)（公告）號(hào): CN110704260A
• 公開(kāi)（公告）日: 2020-01-17
• 發(fā)明（設(shè)計(jì)）人: 菅陸田;謝軍;朱巍;寧永波;李峰;吳珊;劉佳季
• 申請(qǐng)（專(zhuān)利權(quán)）人: 無(wú)錫江南計(jì)算技術(shù)研究所
• 主分類(lèi)號(hào): G06F11/22
• 分類(lèi)號(hào): G06F11/22
• 代理公司: 33246 浙江千克知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 汪丹琪

一種用于處理器IO寄存器測(cè)試激勵(lì)的可重用方法，屬于計(jì)算機(jī)體系結(jié)構(gòu)處理器技術(shù)領(lǐng)域。方法包括定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)；在部件級(jí)或芯片級(jí)的IO接口上，實(shí)現(xiàn)繼承上述父類(lèi)的測(cè)試子類(lèi)。本發(fā)明不用重復(fù)開(kāi)發(fā)同一IO寄存器在不同測(cè)試環(huán)境下的測(cè)試激勵(lì)，顯著減少測(cè)試激勵(lì)開(kāi)發(fā)總量，加快了IO寄存器相關(guān)的錯(cuò)誤收斂速度，壓縮了處理器驗(yàn)證周期。測(cè)試激勵(lì)可繼承性良好，易用性增強(qiáng)。

技術(shù)領(lǐng)域

本發(fā)明屬于計(jì)算機(jī)體系結(jié)構(gòu)處理器技術(shù)領(lǐng)域，具體涉及一種用于處理器IO寄存器測(cè)試激勵(lì)的可重用方法。

背景技術(shù)

IO寄存器是高性能處理器中非常重要的組成部分，是上層軟件充分發(fā)揮處理器功能與性能所要調(diào)用的基本內(nèi)容。配置以及訪問(wèn)IO寄存器也是硬件調(diào)試人員了解處理器運(yùn)行狀態(tài)以及調(diào)試錯(cuò)誤現(xiàn)場(chǎng)的主要手段，所以IO寄存器測(cè)試是處理器模擬驗(yàn)證的主要工作之一。

目前主流高性能處理器中IO寄存器的數(shù)量龐大，分散在處理器中各個(gè)模塊中，所以此時(shí)，常規(guī)方法仍有幾個(gè)問(wèn)題難以解決。第一個(gè)問(wèn)題在于，為了處理器的易用性與靈活性，IO空間一般比較龐大，IO寄存器的數(shù)量很多，由于既需要寄存器初始狀態(tài)的測(cè)試激勵(lì)，又要運(yùn)行過(guò)程中的讀寫(xiě)測(cè)試;另外寄存器屬性既有只讀的，也有只寫(xiě)的，還有可讀寫(xiě)的，所以測(cè)試激勵(lì)開(kāi)發(fā)數(shù)量很大。第二個(gè)問(wèn)題在于，由于處理器開(kāi)發(fā)是分模塊開(kāi)發(fā)后進(jìn)行集成的，所以對(duì)于同一個(gè)模塊內(nèi)的IO寄存器在環(huán)境開(kāi)發(fā)的各個(gè)階段都需要開(kāi)發(fā)相應(yīng)的測(cè)試激勵(lì)，在各種驗(yàn)證環(huán)境下進(jìn)行測(cè)試的，所以開(kāi)發(fā)周期特別長(zhǎng)，而其部分測(cè)試激勵(lì)進(jìn)行了重復(fù)開(kāi)發(fā)。第三個(gè)問(wèn)題在于，由于開(kāi)發(fā)階段和開(kāi)發(fā)環(huán)境不同，開(kāi)發(fā)人員也比較分散，又沒(méi)有在統(tǒng)一的框架下進(jìn)行可繼承性開(kāi)發(fā)，所以IO寄存器測(cè)試激勵(lì)的可重用性和靈活性都比較差。

綜上所述，常規(guī)方法難以有效的減少測(cè)試激勵(lì)數(shù)量、增強(qiáng)激勵(lì)的可重用性，不利于壓縮處理器的驗(yàn)證開(kāi)發(fā)周期。

發(fā)明專(zhuān)利CN200710175434.5公開(kāi)了一種寄存器測(cè)試系統(tǒng)，并具體公開(kāi)了系統(tǒng)包括設(shè)置模塊，設(shè)置寄存器屬性與測(cè)試參數(shù)的對(duì)應(yīng)關(guān)系；信息獲取模塊，獲取每一個(gè)被測(cè)寄存器的寄存器信息，所述寄存器信息包含寄存器屬性；測(cè)試參數(shù)產(chǎn)生模塊，從所述信息獲取模塊獲取的寄存器信息中得到寄存器屬性，產(chǎn)生與所述寄存器屬性對(duì)應(yīng)的測(cè)試參數(shù)；執(zhí)行模塊，利用所述測(cè)試參數(shù)產(chǎn)生模塊產(chǎn)生的所述測(cè)試參數(shù)，對(duì)所述被測(cè)寄存器進(jìn)行測(cè)試，得到被測(cè)寄存器的測(cè)試結(jié)果。該系統(tǒng)是針對(duì)特定的寄存器開(kāi)發(fā)設(shè)計(jì)的，重用性較差，不適用于多級(jí)重用。

發(fā)明內(nèi)容

本發(fā)明針對(duì)現(xiàn)有技術(shù)存在的問(wèn)題，提出了一種用于處理器IO寄存器測(cè)試激勵(lì)的可重用方法，可實(shí)現(xiàn)多層驗(yàn)證環(huán)境下激勵(lì)重用，減少測(cè)試激勵(lì)開(kāi)發(fā)總量，壓縮了處理器驗(yàn)證周期。

本發(fā)明是通過(guò)以下技術(shù)方案得以實(shí)現(xiàn)的：

本發(fā)明提供一種用于處理器IO寄存器測(cè)試激勵(lì)的可重用方法，包括：

定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)；

在部件級(jí)或芯片級(jí)的IO接口上，實(shí)現(xiàn)繼承上述父類(lèi)的測(cè)試子類(lèi)。

該技術(shù)可以實(shí)現(xiàn)部件級(jí)、組件級(jí)和芯片級(jí)多層次驗(yàn)證環(huán)境下激勵(lì)的重用。

作為優(yōu)選，所述定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)的步驟包括：

配置寄存器的地址和內(nèi)容的位寬；

定義IO寄存器讀函數(shù)、寫(xiě)函數(shù)、數(shù)據(jù)比較函數(shù)。

作為優(yōu)選，所述定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)的步驟還包括：定義IO寄存器初值函數(shù)。

作為優(yōu)選，所述定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)的步驟還包括：定義IO寄存器加強(qiáng)測(cè)試函數(shù)，用于對(duì)已測(cè)試過(guò)的可讀寫(xiě)屬性寄存器構(gòu)成的測(cè)試列表，進(jìn)行先全寫(xiě)再全讀測(cè)試。

作為優(yōu)選，所述定義IO寄存器讀寫(xiě)測(cè)試用的父類(lèi)的步驟還包括：根據(jù)用戶需要設(shè)定最大的讀寫(xiě)寄存器次數(shù)。