[發明專利]存算一體電路和基于存算一體電路的數據運算方法

有效

• 申請號: 201910854667.0
• 申請日: 2019-09-10
• 公開（公告）號: CN112558917B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 安友偉;劉大海;閆江;李迪;陳剛;張登軍;李建球;余作歡;逯釗琦
• 申請（專利權）人: 珠海博雅科技有限公司
• 主分類號: G06F7/50
• 分類號: G06F7/50;G06F7/523;G06F7/544
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

本發明實施例公開了一種存算一體電路和基于存算一體電路的數據運算方法，涉及存儲器技術領域。所述存算一體電路，包括：配置單元，用于在預設精度誤差范圍內，計算在一次加法運算中所述存儲單元的個數的最大值；選通單元，用于根據所述最大值提供選通信號；存算單元，根據所述選通信號將所述存儲陣列按行和列分塊以得到至少一個子塊，所述存算單元用于根據所述選通信號每次選通一個所述子塊，以分塊對待運算數據和所述存儲陣列的存儲數據做乘加運算；模數轉換單元，用于將每一個所述子塊的模擬運算結果模數轉換為數字運算結果；累加求和單元，對所述至少一個子塊的所述數字運算結果做加法運算，得到所述存算一體電路的乘加運算結果。

技術領域

本發明涉及存儲器技術領域，具體涉及一種存算一體電路和基于存算一體電路的數據運算方法。

背景技術

在傳統馮諾依曼計算體系結構中，存儲器與處理器是分離的，兩者之間通過數據總線進行連接，數據處理需要在存儲器與處理器之間來回傳輸。但是，隨著大數據應用的興起，海量數據的傳輸與處理使得傳統馮諾依曼計算體系結構面臨帶寬與功耗的雙重挑戰，分別稱為存儲墻與功耗墻問題。為了解決這兩個難題，近年來，受到人腦中突觸能同時進行記憶和計算的啟發，計算機架構中的存算一體(Processing-In-Memory,PIM)技術開始得到人們的廣泛研究。

相關技術中，通過在由非易失性存儲器組成的存儲單元陣列中直接進行數據運算來實現數據的存儲和運算一體化。然而，在實際工作中存儲單元的輸出電流往往存在電流偏差，這降低了存算一體電路的數據運算精度。

發明內容

為了克服相關技術中存在的存儲單元的輸出電流存在電流偏差致使存算一體電路的運算精度低的問題，本發明實施例提供了一種存算一體電路和基于存算一體電路的數據運算方法。

根據本發明的一方面，提供一種存算一體電路，包括：

配置單元，用于基于存儲單元的輸出電流偏差，在對所述存儲單元的輸出電流進行加法運算的預設精度誤差范圍內，計算在一次加法運算中所述存儲單元的個數的最大值；

選通單元，與所述配置單元相連，用于根據所述最大值提供選通信號；

存算單元，包括由多個所述存儲單元組成的存儲陣列，根據所述選通信號將所述存儲陣列按行和列分塊以得到至少一個子塊，每一個所述子塊中所述存儲單元的行數小于等于所述最大值，

所述存算單元用于根據所述選通信號每次選通一個所述子塊，以分塊對待運算數據和所述存儲陣列的存儲數據做乘加運算；

模數轉換單元，與所述存算單元相連，用于將每一個所述子塊的模擬運算結果模數轉換為數字運算結果；以及

累加求和單元，對所述至少一個子塊的所述數字運算結果做加法運算，得到所述存算一體電路的乘加運算結果。

可選地，所述存儲單元包括非易失性存儲器，所述非易失性存儲器包括：浮柵場效應管和SONOS場效應管。

可選地，所述累加求和單元，包括：

加法器，用于對所述至少一個子塊的所述數字運算結果做加法運算；

計數器，用于計數所述至少一個子塊的所述數字運算結果的當前累加次數；

判斷電路，用于根據所述當前累加次數，為所述加法器提供反饋信號，

根據所述反饋信號，如果所述當前累加次數小于所述子塊的個數減一，則所述加法器對當前累加結果和下一個所述子塊的所述數字運算結果做加法運算，

如果所述當前累加次數大于等于所述子塊的個數減一，則所述加法器將所述當前累加結果作為所述存算一體電路的乘加運算結果。

可選地，所述存算單元包括：