[發明專利]存算一體電路和基于存算一體電路的數據運算方法

有效

• 申請號: 201910854667.0
• 申請日: 2019-09-10
• 公開（公告）號: CN112558917B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 安友偉;劉大海;閆江;李迪;陳剛;張登軍;李建球;余作歡;逯釗琦
• 申請（專利權）人: 珠海博雅科技有限公司
• 主分類號: G06F7/50
• 分類號: G06F7/50;G06F7/523;G06F7/544
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

1.一種存算一體電路，其特征在于，包括：

配置單元，用于基于存儲單元的輸出電流偏差，在對所述存儲單元的輸出電流進行加法運算的預設精度誤差范圍內，計算在一次加法運算中所述存儲單元的個數的最大值；

選通單元，與所述配置單元相連，用于根據所述最大值提供選通信號；

存算單元，包括由多個所述存儲單元組成的存儲陣列，根據所述選通信號將所述存儲陣列按行和列分塊以得到至少一個子塊，每一個所述子塊中所述存儲單元的行數小于等于所述最大值，

所述存算單元用于根據所述選通信號每次選通一個所述子塊，以分塊對待運算數據和所述存儲陣列的存儲數據做乘加運算；

模數轉換單元，與所述存算單元相連，用于將每一個所述子塊的模擬運算結果模數轉換為數字運算結果；以及

累加求和單元，對所述至少一個子塊的所述數字運算結果做加法運算，得到所述存算一體電路的乘加運算結果。

2.根據權利要求1所述的存算一體電路，其特征在于，所述存儲單元包括非易失性存儲器，所述非易失性存儲器包括：浮柵場效應管和SONOS場效應管。

3.根據權利要求2所述的存算一體電路，其特征在于，所述累加求和單元，包括：

加法器，用于對所述至少一個子塊的所述數字運算結果做加法運算；

計數器，用于計數所述至少一個子塊的所述數字運算結果的當前累加次數；

判斷電路，用于根據所述當前累加次數，為所述加法器提供反饋信號，

根據所述反饋信號，如果所述當前累加次數小于所述子塊的個數減一，則所述加法器對當前累加結果和下一個所述子塊的所述數字運算結果做加法運算，

如果所述當前累加次數大于等于所述子塊的個數減一，則所述加法器將所述當前累加結果作為所述存算一體電路的乘加運算結果。

4.根據權利要求2所述的存算一體電路，其特征在于，所述存算單元包括：

所述存儲陣列，其中，每一行的所述存儲單元的控制端均連接至同一字線，多行所述存儲單元對應連接至多個字線；

每一列的所述存儲單元的第一通路端均連接至同一位線，多列所述存儲單元對應連接至多個位線；

每一列的所述存儲單元的第二通路端均連接至同一源極線，多列所述存儲單元對應連接至多個源極線。

5.根據權利要求4所述的存算一體電路，其特征在于，所述存算單元還包括：

字線信號產生電路，用于根據所述待運算數據產生多個字線驅動信號，并且根據所述選通信號為當前選通的所述子塊的相應行的所述存儲單元提供所述字線驅動信號；

位線信號產生電路，用于根據所述選通信號為所述當前選通的所述子塊的相應列的所述存儲單元提供位線驅動信號；

根據所述字線驅動信號和所述位線驅動信號，所述當前選通的所述子塊的所述存儲單元處于導通狀態并在所述存儲單元的所述第一通路端產生輸出電流，

當前未選通的所述子塊的所述存儲單元處于關斷狀態。

6.根據權利要求5所述的存算一體電路，其特征在于，所述存算單元還包括：

輸出信號測量電路，與所述多個位線的一端相連，用于測量所述存儲陣列中每一列所述存儲單元的所述第一通路端的輸出電流和以得到每一個所述子塊的所述模擬運算結果。

7.根據權利要求6所述的存算一體電路，其特征在于，

在每一個所述子塊中，當所述存儲單元處于導通狀態時，通過所述存儲單元的工作模型，對所述存儲單元的所述存儲數據和所述待運算數據做乘法運算，得到每一個所述存儲單元的所述第一通路端的所述輸出電流；

在每一個所述子塊中，分列對所述存儲單元的所述第一通路端的所述輸出電流做加法運算，得到所述至少一個子塊的所述模擬運算結果。