[發明專利]半導體存儲裝置

在審

• 申請號: 201910854455.2
• 申請日: 2019-09-10
• 公開（公告）號: CN111129018A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 荒井史隆;細谷啟司;百百信幸
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521;H01L27/11551;G11C11/402
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本發明的實施方式提供一種可減少耗電的半導體存儲裝置。實施方式的半導體存儲裝置包含：第1配線(BL)；第2配線(SL)；第3配線(SG)；第4配線(WL)；第5配線(TG)；半導體層(46)，一端位于第4配線與第5配線之間，另一端連接于第1配線；存儲單元(MC)；導電層，一端連接于第2配線，另一端連接于半導體層；第1絕緣層(45)，以延伸存在于第3配線與半導體層之間、第4配線與半導體層之間、及第5配線與導電層之間的方式設置；氧化物半導體層(44)，以延伸存在于第4配線與第1絕緣層之間、及第5配線與第1絕緣層之間的方式設置；以及第2絕緣層(43)，以延伸存在于第4配線與氧化物半導體層之間、及第5配線與氧化物半導體層之間的方式設置。

[相關申請]

本申請享有以日本專利申請2018-205642號(申請日：2018年10月31日)為基礎申請的優先權。本申請通過參考該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置。

背景技術

近年來，利用信息終端或因特網、云等處理的數據量爆發性地增加。隨之，要求存儲設備的大容量化、比特成本的降低。

理想的存儲設備是高速性、高存儲密度及低比特成本的非易失性半導體存儲裝置?，F狀下，不存在滿足所有要求的存儲設備，而是根據用途將合適的存儲設備提供給用戶。

發明內容

本發明所要解決的問題是提供一種能夠減少耗電的半導體存儲裝置。

實施方式的半導體存儲裝置包含：第1配線；第2配線，在第1方向上設置在第1配線的上方；第3配線，在第1方向上設置在第1配線與第2配線之間的位置；第4配線，在第1方向上設置在第2配線與第3配線之間的位置；第5配線，在第1方向上設置在第2配線與第4配線之間的位置；半導體層，在第1方向延伸，且在第1方向上一端位于第4配線與第5配線之間，另一端連接于第1配線；存儲單元，對半導體層與第4配線之間施加電壓并存儲信息；導電層，在第1方向延伸，且在第1方向上一端連接于第2配線，另一端連接于半導體層；第1絕緣層，在第1方向延伸，且以延伸存在于第3配線與半導體層之間、第4配線與半導體層之間、及第5配線與導電層之間的方式設置；氧化物半導體層，在第1方向延伸，且以延伸存在于第4配線與第1絕緣層之間、及第5配線與第1絕緣層之間的方式設置；以及第2絕緣層，在第1方向延伸，且以延伸存在于第4配線與氧化物半導體層之間、及第5配線與氧化物半導體層之間的方式設置。

附圖說明

圖1是第1實施方式的半導體存儲裝置的整體圖。

圖2是第1實施方式的半導體存儲裝置所具備的存儲單元陣列的電路圖。

圖3是第1實施方式的半導體存儲裝置所具備的存儲組件的立體圖。

圖4是第1實施方式的半導體存儲裝置所具備的存儲單元陣列中的字線的俯視圖。

圖5是第1實施方式的半導體存儲裝置所具備的存儲組件的剖視圖。

圖6是表示第1實施方式的半導體存儲裝置所具備的存儲單元的V-I特性的曲線圖。

圖7是表示第1實施方式的半導體存儲裝置所具備的存儲組件的寫入動作的示意圖。

圖8是表示第1實施方式的半導體存儲裝置的寫入動作的存儲組件的等效電路圖。

圖9是第1實施方式的半導體存儲裝置所具備的存儲組件中的氧化物半導體的帶隙圖。

圖10是表示第1實施方式的半導體存儲裝置的讀出動作的存儲組件的等效電路圖。

圖11是表示第1實施方式的半導體存儲裝置的寫入動作、數據保存狀態、及讀出動作時的各配線的電壓的時序圖。