[發明專利]電容孔形成方法、電容器制造方法、電容器及半導體存儲器

有效

• 申請號: 201910853205.7
• 申請日: 2019-09-10
• 公開（公告）號: CN112563271B
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 方錦國
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 虞凌霄

本申請涉及一種電容孔形成方法、電容器制造方法、電容器及半導體存儲器。其中，電容孔形成方法，可以包括步驟：提供襯底；形成疊層結構于襯底上；疊層結構包括依次層疊的主體層和犧牲層；刻蝕出電容孔于疊層結構中；去除犧牲層。在主體層上增加一層犧牲層，使得在深孔電容刻蝕時通常會出現的缺陷位置由主體層轉移至犧牲層的相應位置處，進而有效減少了氧化層出現弓形形貌導致的短路，以及側蝕導致的電容孔頂部短路。

技術領域

本申請涉及半導體器件及制造領域，特別是涉及一種電容孔形成方法、電容器制造方法、電容器及半導體存儲器。

背景技術

電容器作為集成電路中的必要元件之一，在電路中具有電壓調整、濾波存儲信號等功能，廣泛用于集成電路中。

對于電容孔形成的方式，在存儲器制程中，例如DRAM(Dynamic Random AccessMemory，動態隨機存取存儲器)，常用的方法是利用支撐層及氧化層交疊使用的薄膜疊層來進行蝕刻得到所需要的電容孔。在實現過程中，發明人發現現有的電容孔形成方法，容易出現電容短路現象。

發明內容

基于此，本發明提供一種電容孔形成方法、電容器制造方法、電容器及半導體存儲器，以解決現有的電容孔形成方法中容易出現電容短路的問題。

為了實現上述目的，一方面，本發明實施例提供了一種電容孔形成方法，包括步驟：

提供襯底；形成疊層結構于襯底上；疊層結構包括依次層疊的刻蝕停止層、第一氧化層、第一支撐層、第二氧化層、第二支撐層和犧牲層；

刻蝕出電容孔于疊層結構中；

去除犧牲層。

以上電容孔形成方法中，在第二支撐層上增加一層犧牲層，使得在深孔電容刻蝕時通常會出現的缺陷位置由主體層轉移至犧牲層的相應位置處，進而有效減少了氧化層出現弓形形貌導致的短路，以及側蝕導致的電容孔頂部短路。

在其中一個實施例中，襯底中形成有電容接觸窗，電容接觸窗的填充物質為多晶硅或鎢；

在刻蝕過程中，保留刻蝕停止層至預設剩余厚度、以遮蔽電容接觸窗。

在其中一個實施例中，預設剩余厚度為5nm～10nm。

在其中一個實施例中，疊層結構還包括形成于犧牲層上的掩膜層；

形成電容孔的方法還包括在刻蝕出電容孔之后去除掩膜層。

在其中一個實施例中，掩膜層為多晶硅掩膜層。

在其中一個實施例中，去除掩膜層的步驟之后、去除犧牲層的步驟之前，還包括步驟：

于電容孔內形成導電層；

回蝕導電層至暴露出犧牲層。

在其中一個實施例中，去除掩膜層的步驟之后、于電容孔內形成導電層的步驟之前，還包括步驟：

去除預設剩余厚度的刻蝕停止層，以暴露電容接觸窗。

在其中一個實施例中，犧牲層包括第三氧化層。

在其中一個實施例中，第三氧化層的形成厚度為100nm～300nm。

另一方面，本發明實施例還提供了一種電容器制造方法，在采用前述的電容孔形成方法的步驟之后，還包括步驟：

在導電層表面形成介電層，并在電容孔內的介電層表面形成上電極層，以形成電容器。