[發明專利]電容孔形成方法、電容器制造方法、電容器及半導體存儲器

有效

• 申請號: 201910853205.7
• 申請日: 2019-09-10
• 公開（公告）號: CN112563271B
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 方錦國
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 虞凌霄

1.一種電容孔形成方法，其特征在于，包括步驟：

提供襯底；形成疊層結構于所述襯底上；所述疊層結構包括依次層疊的刻蝕停止層、第一氧化層、第一支撐層、第二氧化層、第二支撐層和犧牲層；所述疊層結構還包括形成于所述犧牲層上的掩膜層；所述掩膜層為多晶硅掩膜層；所述犧牲層包括第三氧化層；所述襯底中形成有電容接觸窗，所述電容接觸窗的填充物質為多晶硅或鎢；

刻蝕出電容孔于所述疊層結構中；在所述刻蝕過程中，保留所述刻蝕停止層至預設剩余厚度，以遮蔽所述電容接觸窗；

去除所述掩膜層；

去除所述犧牲層。

2.如權利要求1所述的電容孔形成方法，其特征在于，所述預設剩余厚度為5nm～10nm。

3.如權利要求1所述的電容孔形成方法，其特征在于，所述去除所述掩膜層的步驟之后、所述去除所述犧牲層的步驟之前，還包括步驟：

于所述電容孔內形成導電層；

回蝕所述導電層至暴露出所述犧牲層。

4.如權利要求3所述的電容孔形成方法，其特征在于，

所述去除所述掩膜層的步驟之后、所述于所述電容孔內形成導電層的步驟之前，還包括步驟：

去除所述預設剩余厚度的所述刻蝕停止層，以暴露所述電容接觸窗。

5.如權利要求1至4任一項所述的電容孔形成方法，其特征在于，所述第三氧化層的形成厚度為100nm～300nm。

6.一種電容器制造方法，其特征在于，采用權利要求3或4所述方法形成電容孔之后，還包括步驟：

在所述導電層表面形成介電層，并在所述電容孔內的所述介電層表面形成上電極層，以形成電容器。

7.一種電容器，其特征在于，所述電容器采用權利要求6所述的電容器制造方法制造得到。

8.一種半導體存儲器，其特征在于，包括：襯底；

還包括如權利要求7所述的電容器；所述電容器設置于所述襯底上。