[發明專利]半導體存儲器設備和操作該半導體存儲器設備的方法

在審

• 申請號: 201910840521.0
• 申請日: 2019-09-05
• 公開（公告）號: CN111258495A
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 姜信行;吳成一
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

一種半導體存儲器設備包括：多個存儲體組，被配置為被并行訪問；內部存儲器總線，被配置為從多個存儲體組的外部接收外部數據；以及第一計算電路，被配置為：在多個第一周期中的每個第一周期期間從多個存儲體組中的第一存儲體組接收內部數據，在多個第二周期中的每個第二周期期間通過內部存儲器總線來接收外部數據，第二周期短于第一周期，并且在每個第二周期期間針對內部數據和外部數據執行存儲器中處理(PIM)算術運算。

相關申請的交叉引用

本申請要求于2018年12月3日在韓國知識產權局提交的韓國專利申請第10-2018-0153725號的權益，該申請的全部公開內容通過引用全部并入本文中。

技術領域

本申請涉及采用存儲器中處理(PIM)的半導體存儲器設備和操作該半導體存儲器設備的方法。

背景技術

根據相關技術的半導體存儲器設備具有與執行算術運算的處理器完全分離的功能。因此，在實現了必須處理大量數據的諸如神經網絡、大數據、以及物聯網(IoT)之類的應用的系統中，在半導體存儲器設備與處理器之間發送和接收大量的數據，且因此會頻繁出現瓶頸。為了解決這一問題，作為將用于執行算術運算的處理器的功能與存儲器功能加以合并的半導體存儲器設備，正在進行對存儲器中處理(PIM)設備的研究。

發明內容

提供該發明內容是為了以簡化的形式介紹對構思的選擇，在下文的具體實施方式中進一步描述了這些構思。該發明內容不是旨在指出要求保護的主題的關鍵特征或實質特征，也不是旨在用于幫助確定要求保護的主題的范圍。

在一個總體方面中，半導體存儲器設備包括：多個存儲體組，被配置為被并行訪問；內部存儲器總線，被配置為從所述多個存儲體組的外部接收外部數據；以及第一計算電路，被配置為：在多個第一周期中的每個第一周期期間從所述多個存儲體組中的第一存儲體組接收內部數據，在多個第二周期中的每個第二周期期間通過所述內部存儲器總線來接收所述外部數據，第二周期短于所述第一周期，并且在每個第二周期期間對所述內部數據和所述外部數據執行存儲器中處理(PIM)算術運算。

第一周期可以對應于為了連續訪問多個存儲體組中的相同的存儲體組所需要的延遲時間，且第二周期可以對應于為了連續訪問多個存儲體組中的不同的存儲體組所需要的延遲時間。

第一周期可以是第二周期的n倍，其中n是大于或等于2的自然數。

計算電路還可以被配置為：在執行針對內部數據和外部數據的PIM算術運算時將內部數據重復使用n次。

半導體存儲器設備還可以包括多個存儲器通道，該多個存儲器通道可以包括第一存儲器通道，該第一存儲器通道包括第一存儲體組，且外部數據可以是以下任意一項或以下任意兩項或更多項的任意組合：多個存儲器通道中的除了第一存儲器通道之外的任意一個存儲器通道中存儲的數據、該半導體存儲器設備的外部的另一個半導體存儲器設備中存儲的數據、以及由該半導體存儲器設備的外部的主機處理器所處理的數據。

第一計算電路可以包括n個緩沖器，每個緩沖器被配置為：存儲針對內部數據和外部數據執行的PIM算術運算的結果，其中，n是通過將第一周期除以第二周期所獲得的商。

第一計算電路還可以被配置為：在n個緩沖器中連續存儲針對內部數據和外部數據執行的PIM算術運算的結果。

第一計算電路還可以包括：解復用器，被連接至n個緩沖器，以及選擇器，被配置為：輸出用于控制解復用器選擇n個緩沖器中的一個緩沖器用于存儲針對內部數據和外部數據執行的PIM算術運算的結果的控制信號。

選擇器可以包括計數器，該計數器被配置為對第二周期進行計數并輸出計數器的計數值作為控制信號。

半導體存儲器設備還可以包括第二計算電路，該第二計算電路被連接至多個存儲體組中的第二存儲體組，其中，第一計算電路與第二計算電路可以被配置為彼此并行操作。