[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910840468.4
• 申請日: 2019-09-06
• 公開（公告）號: CN112466751B
• 公開（公告）日: 2023-07-04
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/336;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成多個分立的核心結構層，所述核心結構層包括刻蝕緩沖層以及位于所述刻蝕緩沖層上的核心層；

在所述核心結構層的側壁上形成側墻；

形成所述側墻之后，去除所述核心層；

去除所述核心層后，以所述側墻為掩膜，刻蝕所述刻蝕緩沖層和刻蝕緩沖層下方的所述基底以在基底中形成第一凹槽，并刻蝕所述刻蝕緩沖層和所述側墻露出的所述基底以在基底中形成第二凹槽，所述第二凹槽的深度大于所述第一凹槽的深度。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述核心結構層的步驟包括：

在所述基底上形成緩沖材料層；

在所述緩沖材料層上形成核心材料層；

依次刻蝕部分所述核心材料層和部分所述緩沖材料層直至暴露出基底表面，剩余所述核心材料層作為所述核心層，剩余所述緩沖材料層作為所述刻蝕緩沖層，所述刻蝕緩沖層和所述核心層構成所述核心結構層。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，刻蝕去除所述核心層；在刻蝕去除所述核心層的步驟中，對所述核心層和所述刻蝕緩沖層的刻蝕選擇比大于或等于20：1。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，在以所述側墻為掩膜刻蝕所述刻蝕緩沖層和刻蝕緩沖層下方的所述基底的過程中，對所述基底和所述刻蝕緩沖層的刻蝕選擇比為10：1至30：1。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，采用各向異性干法刻蝕工藝，刻蝕所述刻蝕緩沖層和刻蝕緩沖層下方的所述基底以形成第一凹槽，并刻蝕所述刻蝕緩沖層和所述側墻露出的所述基底以形成第二凹槽。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，所述刻蝕緩沖層的材料包括氮化硅、氮氧化硅或氮碳化硅。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，所述核心層的材料包括碳化硅、無定形碳、無定形硅、多晶硅或DARC材料。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕緩沖層的步驟中，所述刻蝕緩沖層的厚度為5納米至30納米。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕緩沖層的材料的工藝包括原子層沉積工藝。

10.如權利要求2所述的半導體結構的形成方法，其特征在于，采用各向異性干法刻蝕工藝依次刻蝕部分所述核心材料層和部分所述緩沖材料層直至暴露出基底表面。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述第一凹槽和所述第二凹槽后，相鄰的所述第一凹槽和第二凹槽之間的基底作為鰭部。

12.如權利要求11所述的半導體結構的形成方法，其特征在于，形成所述第一凹槽和所述第二凹槽后，所述形成方法還包括：在所述第一凹槽和第二凹槽中形成隔離層，所述隔離層覆蓋所述鰭部的部分側壁，第一凹槽中隔離層的高度小于第二凹槽中隔離層的高度。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，第一凹槽的深度為900埃～1300埃，所述第二凹槽的深度為500埃～800埃。