[發明專利]一種PCB設計方法

在審

• 申請號: 201910839076.6
• 申請日: 2019-09-05
• 公開（公告）號: CN110688818A
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 郭丹萍
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 劉翠香

本申請公開了一種PCB設計方法，包括將PCB腳本中的被動元件的絲印放置在顯示頂層并保存至本地庫；判斷PCB的板卡的pin密度；當所述板卡的pin密度大于預設閾值時，對artwork的silk/top和silk/bot層面進行絲印的調整；將所述artwork的assembly/top和assembly/bot層面的文字居中擺放，打印成PDF檔案，因此被動元件的絲印就不會對PCB的設計造成干擾了，這些被動元件對于芯片和功能的識別等工作影響不大，這樣工程師就不需要花費精力刪除一些絲印來騰出設計空間了，從而能夠簡化PCB處理絲印的流程，減少layout工程師的工作量，提高layout工程師的工作效率和正確率。

技術領域

本發明屬于PCB技術領域，特別是涉及一種PCB設計方法。

背景技術

隨著電子行業的高速發展，PCB板卡上的零件密度越來越高。按照傳統做法，都會要求layout工程師把每個零件的絲印就近擺放，如圖1所示，圖1為現有的PCB板卡上的零件擺放示意圖，這樣方便硬件工程師測試及安裝維修。但是目前幾乎所有的存儲復雜的板卡密度較大，如圖2所示，圖2為現有技術中的存儲復雜的板卡的示意圖，按照絲印大小的要求，無法將所有絲印清晰地置于PCB板上，這時，layout工程師就會根據空間的大小，去手動刪除一些不太重要的小電阻和小電容的絲印，這對于芯片和功能的識別影響不大，但這樣的做法有個弊端就是容易刪錯，且重復的工作量過大。

發明內容

為解決上述問題，本發明提供了一種PCB設計方法，能夠簡化PCB處理絲印的流程，減少layout工程師的工作量，提高layout工程師的工作效率和正確率。

本發明提供的一種PCB設計方法，包括：

將PCB腳本中的被動元件的絲印放置在顯示頂層并保存至本地庫；

判斷PCB的板卡的pin密度；

當所述板卡的pin密度大于預設閾值時，對artwork的silk/top和silk/bot層面進行絲印的調整；

將所述artwork的assembly/top和assembly/bot層面的文字居中擺放，打印成PDF檔案。

優選的，在上述PCB設計方法中，還包括：

將所述PCB腳本中的部分主動元件的絲印放置在顯示頂層并保存至本地庫。

優選的，在上述PCB設計方法中，還包括：

當所述板卡密度不大于所述預設閾值時，將所述顯示頂層中的被動元件的絲印添加至所述artwork的silk/top層面。

優選的，在上述PCB設計方法中，還包括：將顯示底層添加至所述artwork的silk/bot層面。

優選的，在上述PCB設計方法中，所述預設閾值為200pins/sq in。

優選的，在上述PCB設計方法中，所述被動元件為電阻和/或電容。

通過上述描述可知，本發明提供的上述PCB設計方法，由于先將PCB腳本中的被動元件的絲印放置在顯示頂層并保存至本地庫；然后判斷PCB的板卡的pin密度；當所述板卡的pin密度大于預設閾值時，對artwork的silk/top和silk/bot層面進行絲印的調整；最后將所述artwork的assembly/top和assembly/bot層面的文字居中擺放，打印成PDF檔案，因此被動元件的絲印就不會對PCB的設計造成干擾了，這些被動元件對于芯片的識別等工作影響不大，這樣工程師就不需要花費精力刪除一些絲印來騰出設計空間了，從而能夠簡化PCB處理絲印的流程，減少layout工程師的工作量，提高layout工程師的工作效率和正確率。

附圖說明