[發(fā)明專利]一種PCB設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910839076.6
• 申請(qǐng)日: 2019-09-05
• 公開（公告）號(hào): CN110688818A
• 公開（公告）日: 2020-01-14
• 發(fā)明（設(shè)計(jì)）人: 郭丹萍
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F30/39
• 分類號(hào): G06F30/39
• 代理公司: 11227 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 劉翠香

1.一種PCB設(shè)計(jì)方法，其特征在于，包括：

將PCB腳本中的被動(dòng)元件的絲印放置在顯示頂層并保存至本地庫；

判斷PCB的板卡的pin密度；

當(dāng)所述板卡的pin密度大于預(yù)設(shè)閾值時(shí)，對(duì)artwork的silk/top和silk/bot層面進(jìn)行絲印的調(diào)整；

將所述artwork的assembly/top和assembly/bot層面的文字居中擺放，打印成PDF檔案。

2.根據(jù)權(quán)利要求1所述的PCB設(shè)計(jì)方法，其特征在于，還包括：

將所述PCB腳本中的部分主動(dòng)元件的絲印放置在顯示頂層并保存至本地庫。

3.根據(jù)權(quán)利要求1所述的PCB設(shè)計(jì)方法，其特征在于，還包括：

當(dāng)所述板卡密度不大于所述預(yù)設(shè)閾值時(shí)，將所述顯示頂層中的被動(dòng)元件的絲印添加至所述artwork的silk/top層面。

4.根據(jù)權(quán)利要求3所述的PCB設(shè)計(jì)方法，其特征在于，還包括：將顯示底層添加至所述artwork的silk/bot層面。

5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的PCB設(shè)計(jì)方法，其特征在于，所述預(yù)設(shè)閾值為200pins/sqin。

6.根據(jù)權(quán)利要求5所述的PCB設(shè)計(jì)方法，其特征在于，所述被動(dòng)元件為電阻和/或電容。