[發明專利]封裝結構

在審

• 申請號: 201910813230.2
• 申請日: 2019-08-30
• 公開（公告）號: CN110890339A
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 陳韋志;郭宏瑞;胡毓祥;廖思豪;王博漢;朱永祺;卓鴻鈞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種封裝結構包括半導體管芯及重布線路結構。所述重布線路結構設置在所述半導體管芯上并電連接到所述半導體管芯，且包括圖案化導電層、介電層及層間膜。所述介電層設置在所述圖案化導電層上。所述層間膜夾置在所述介電層與所述圖案化導電層之間，其中所述圖案化導電層通過所述層間膜與所述介電層分離。

技術領域

本揭露實施例是有關于一種封裝結構及其制造方法。

背景技術

半導體器件及集成電路通常是在單個半導體晶片上制成。晶片的管芯可以晶片級(wafer level)來與其他半導體器件或管芯一起進行處理及封裝，且已針對晶片級封裝(wafer level packaging)開發了各種技術(例如，形成重布線路結構/層)。另外，這種封裝可在切割(dicing)之后進一步整合到半導體襯底或載體。

發明內容

本揭露實施例提供一種封裝結構包括半導體管芯及重布線路結構。所述重布線路結構設置在所述半導體管芯上并電連接到所述半導體管芯，且包括圖案化導電層、介電層及層間膜。所述介電層設置在所述圖案化導電層上。所述層間膜夾置在所述介電層與所述圖案化導電層之間，其中所述圖案化導電層通過所述層間膜與所述介電層分離。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開的方面。注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1至圖15是根據本公開一些實施例的封裝結構的制造方法中各種階段的示意性剖視圖。

圖16是示出根據本公開一些實施例的制造封裝結構的方法的流程圖。

圖17及圖18是示出根據本公開一些實施例的制造封裝結構的重布線路結構/層的方法的流程圖。

圖19是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖20是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖21至圖32是根據本公開一些實施例的封裝結構的制造方法中各種階段的示意性剖視圖。

圖33是示出根據本公開一些實施例的制造封裝結構的重布線路結構/層的方法的流程圖。

圖34是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖35是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖36至圖42是根據本公開一些實施例的封裝結構的制造方法中各種階段的示意性剖視圖。

圖43是示出根據本公開一些實施例的制造封裝結構的重布線路結構/層的方法的流程圖。

圖44是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖45是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖46是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖47是示出根據本公開一些實施例的制造封裝結構的重布線路結構/層的方法的流程圖。

圖48是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖49是根據本公開一些示例性實施例的封裝結構的示意性剖視圖。

圖50是示出根據本公開一些實施例的層間膜的實例的示意性剖視圖。

[符號的說明]

112：載體

114：剝離層

116：緩沖層