[發明專利]氧化層缺陷現象風險評估測試鍵及利用其的測試方法

在審

• 申請號: 201910794555.0
• 申請日: 2019-08-27
• 公開（公告）號: CN110504184A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 紀文強;尹彬鋒;吳奇偉;周柯
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 31211 上海浦一知識產權代理有限公司
• 代理人: 張彥敏<國際申請>=<國際公布>=<進入

1.一種氧化層缺陷現象風險評估測試鍵，其特征在于，包括：

多個測試結構，其中每一測試結構包括一柵極區，柵極區位于主體襯底上，柵極區由多個子柵極區按矩陣排列構成，其中每一子柵極區由有源區和位于有源區上的多晶硅構成，主體襯底上包括基極、源極和漏極，柵極區包括柵極，柵極、基極、源極和漏極的通孔引出，并源極、漏極的通孔與柵極的間距為設計規則允許的最小距離；

多個測試結構的基極、源極和漏極分別通過金屬線引出后并聯連接至同一個測試焊墊PADB，多個測試結構的柵極區分別與一二極管串聯之后再分別通過金屬線引出后并聯連接至同一測試焊墊PADA，并多個測試結構的柵極區分別通過金屬線引出后連接至與每一測試結構的柵極區對應的測試焊墊PADx，x從1至n不等，n為測試結構的個數。

2.根據權利要求1所述的氧化層缺陷現象風險評估測試鍵，其特征在于，設置不同柵極區內的子柵極區的有源區和多晶硅的排布不同。

3.根據權利要求2所述的氧化層缺陷現象風險評估測試鍵，其特征在于，子柵極區包括有源區和位于有源區上的多晶硅，其中有源區和多晶硅都為塊狀結構。

4.根據權利要求2所述的氧化層缺陷現象風險評估測試鍵，其特征在于，子柵極區包括有源區和位于有源區上的多晶硅，其中有源區為塊狀結構，多晶硅為條狀結構。

5.根據權利要求4所述的氧化層缺陷現象風險評估測試鍵，其特征在于，一條多晶硅與相鄰條多晶硅之間符合間距最小原則。

6.根據權利要求2所述的氧化層缺陷現象風險評估測試鍵，其特征在于，子柵極區包括有源區和位于有源區上的多晶硅，其中多晶硅為塊狀結構，有源區為條狀結構。

7.根據權利要求6所述的氧化層缺陷現象風險評估測試鍵，其特征在于，有源區與多晶硅不重疊部分的寬度符合間距最小原則。

8.根據權利要求1所述的氧化層缺陷現象風險評估測試鍵，其特征在于，每一子柵極區構成一方形結構，具有一長和寬，其中長和寬的取值范圍為1um至30um之間的任一值。

9.根據權利要求2所述的氧化層缺陷現象風險評估測試鍵，其特征在于，每一子柵極區構成一方形結構，具有一長和寬，其中長和寬的取值范圍為1um至30um之間的任一值。

10.根據權利要求1、2、8或9任一項所述的氧化層缺陷現象風險評估測試鍵，其特征在于，每一柵極區在X軸方向上包括c個子柵極區，在與X軸垂直的Y軸上包括d個子柵極區，其中c的取值范圍為1至30之間的任一值，d的取值范圍為1至30之間的任一值。

11.根據權利要求10所述的氧化層缺陷現象風險評估測試鍵，其特征在于，每一柵極區在X軸方向上的子柵極區的個數等于Y軸上的個子柵極區的個數。

12.根據權利要求10所述的氧化層缺陷現象風險評估測試鍵，其特征在于，每一柵極區在X軸方向上的子柵極區的個數不等于Y軸上的個子柵極區的個數。

13.一種利用權利要求1所述的氧化層缺陷現象風險評估測試鍵的測試方法，其特征在于，包括：

S1：獲得一預設電流作為氧化層缺陷風險的判斷依據，然后將PADB接地，在PADA和PADB之間加電壓，并由低到高逐步升高施加在PADA和PADB之間的電壓，直至測得的漏電流達到了預設電流，記錄此時施加在PADA和PADB之間的電壓Vbd，測試結束；

S2：判斷電壓Vbd，若電壓Vbd大于或等于預設值，則被測試鍵不存在缺陷問題，若電壓Vbd小于預設值，則被測試鍵存在缺陷問題。