[發(fā)明專利]基于同步通道運作架構(gòu)閃存主控之高效能指令序列控制器

有效

• 申請?zhí)枺?/td>: 201910794138.6
• 申請日: 2019-08-27
• 公開（公告）號: CN110515559B
• 公開（公告）日: 2022-08-30
• 發(fā)明（設(shè)計）人: 陳育鳴;李庭育;魏智汎;洪振洲
• 申請（專利權(quán)）人: 江蘇華存電子科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于同步通道運作架構(gòu)閃存主控之高效能指令序列控制器，其特征在于：包括主控芯片(1)、中樞控制器(2)、閃存儲存控制器(3)、閃存儲存組件(4)、中樞控制寄存器(5)、閃存超級頁/塊序列管理器(6)及參數(shù)序列表(7)，所述主控芯片(1)內(nèi)部設(shè)置有中樞控制器(2)和若干個閃存儲存控制器(3)，所述中樞控制器(2)與所有的閃存儲存控制器(3)相連，每個所述閃存儲存控制器(3)與閃存儲存組件(4)相對應(yīng)，所述中樞控制器(2)內(nèi)部設(shè)置有中樞控制寄存器(5)、閃存超級頁/塊序列管理器(6)及參數(shù)序列表(7)；

所述閃存儲存控制器(3)內(nèi)部設(shè)置有指令序列控制模塊(8)、閃存序列控制器(9)及參數(shù)表(10)，所述閃存序列控制器(9)分別與指令序列控制模塊(8)及參數(shù)表(10)相連，所述閃存序列控制器(9)與對應(yīng)的閃存儲存組件(4)相連；

其使用方法包括以下步驟：

步驟一：配置閃存指令序列產(chǎn)生器的中樞控制器(2)，使主控端在需要對超級塊或超級頁配置多個閃存組件發(fā)出讀取或?qū)懭氲热我庵噶顣r,只需要由處理器從中樞主控制寄存器讀寫少數(shù)信息后,中樞控制器(2)直接調(diào)用事先預(yù)存的任意一個閃存指令序列,發(fā)射或排程指令到個別閃存通道序列控制模塊,并由個別閃存儲存控制器(3)快速無誤的對閃存儲存組件(4)發(fā)出任意指令序列完成各種讀寫與抹除等各種指令程序；

步驟二：個別閃存通道序列控制模塊在收到中樞控制器(2)下達的同一組或不同組指令或?qū)⒃撝噶钆判蜻M入各別指令隊列之后,會對該閃存指令序列之任意參數(shù)與物理位址或特征值等項目,重新置換掉各別通道另外配置的參數(shù)或重新映射之物理位址等項目；

步驟三：若超級頁或超級塊僅需進行部分頁或部分塊之寫入或讀出時,中樞控制器(2)也可以遮蔽指令或個別通道職能的方式,進而對部分而非全部通道的閃存儲存控制器(3)授予指令進入隊列中,以達成該次超級頁或超級塊的部分寫或部分讀的操作。