[發明專利]一種閾值電壓基準電路

在審

• 申請號: 201910775979.2
• 申請日: 2019-08-22
• 公開（公告）號: CN110502056A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 王東俊;鄧樂武;張雷;吳杰;李麗娟
• 申請（專利權）人: 成都飛機工業(集團)有限責任公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 51121 成飛(集團)公司專利中心
• 代理人: 梁義東<國際申請>=<國際公布>=<進入

本發明涉及一種閾值電壓基準電路，包括電流源模塊、CTAT電壓產生模塊和基準電壓輸出模塊。通過CTAT電壓產生模塊將與溫度成負相關的電壓作為基準電壓輸出模塊的輸入，基準電壓輸出模塊自身與溫度成正相關，兩個電壓經過基準電壓輸出模塊輸出電壓基準值，同時通過調節MOS管的尺寸，來調整電壓基準電路的溫度系數，解決了現有帶隙基準電路需要放大器進行鉗位的不足，在不需要使用放大器對的情況下，使工作電壓在0.8V，相比傳統基準源工作的功耗僅為36納瓦，能實現更低的功耗，可為低功耗的航空航天電子產品提供穩定可靠的基準電壓源，總體功耗的納瓦，遠遠低于傳統的帶隙基準的功耗。

技術領域

本發明屬于集成電路技術領域，尤其涉及一種閾值電壓基準電路。

背景技術

電壓基準電路是包括航空、航天等電子系統中不可或缺的一部分，電壓基準電路是能輸出一個溫漂極小，穩定度、精度極高的電壓電路，溫漂極小指的是電壓基準電路產生的電壓不隨溫度的變化而變化，傳統的帶隙基準使用最為廣泛，但是需要放大器來實現電壓的鉗位，造成總體功耗較大。

發明內容

本發明的目的在于克服現有技術中存在的上述問題，提供一種閾值電壓基準電路，能夠不需要放大器，總體功耗僅為幾個納瓦，遠遠低于傳統的帶隙基準的功耗。

為實現上述目的，本發明采用的技術方案如下。

一種閾值電壓基準電路，其特征在于：包括電流源模塊、CTAT電壓產生模塊和基準電壓輸出模塊；

所述電流源模塊包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和電阻R；所述第一PMOS管與第二PMOS管的源極相連并接有電源電壓VDD，所述第二PMOS管的柵漏短接并連接第一PMOS管的柵極和第二NMOS管的漏極，所述第二PMOS管的柵漏短接并連接第一PMOS管的漏極并作為基準電路的輸出偏置電壓VB1；所述第一PMOS管的柵漏短接并連接第一PMOS管的漏極和第二NMOS管的柵極；所述電阻R的一端與第一NMOS管的源極連接后接地，另一端與第二PMOS管的源極連接；

所述CTAT電壓產生模塊包括第三NMOS管和第三PMOS管,所述第三PMOS管的柵極連接輸出偏置電壓VB1，源極連接電源電壓VDD；所述第三NMOS管柵漏短接并連接第三PMOS管的漏極，并作為基準電路的輸出電壓V_CTAT，所述第三PMOS管(MP3)的源極接地；

所述基準電壓輸出模塊包括第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，所述第四NMOS管和第五NMOS管的柵極相連并連接輸出偏置電壓VB1，所述第四NMOS管和第五NMOS管的源極相連并連接電源電壓VDD，所述第四NMOS管的漏極分別與第六PMOS管和第七PMOS管的源極連接，所述第五NMOS管的漏極分別與第八PMOS管和第九PMOS管的源極連接，所述第六PMOS管的柵極連接輸出電壓V_CTAT，所述第四PMOS管的柵漏短接并連接第六PMOS管的漏極和第五NMOS管的柵極，所述第七PMOS管的柵漏短接并連接第八PMOS管的柵極和第五NMOS管的漏極，所述第四NMOS管與第五NMOS管的源極連接后接地，所述第六NMOS管的柵漏短接并連接第八PMOS管的漏極和第七NMOS管的柵極，所述第九PMOS管的柵漏短接并連接第七NMOS管的漏極且并作為基準電路的輸出基準電壓VREF,所述第六NMOS管和第七NMOS管的源極相連后接地。

所述的所有管子均工作在壓閾值區。

所述電流源模塊用于產出偏置電流。

所述第三NMOS管與電流源模塊的中開關管構成電流鏡。

所述第四NMOS管和第五NMOS管與電流源模塊的中開關管構成電流鏡。

所述電壓基準電路采用標準CMOS工藝制作成集成電路。