[發明專利]一種閾值電壓基準電路

在審

• 申請號: 201910775979.2
• 申請日: 2019-08-22
• 公開（公告）號: CN110502056A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 王東俊;鄧樂武;張雷;吳杰;李麗娟
• 申請（專利權）人: 成都飛機工業(集團)有限責任公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 51121 成飛(集團)公司專利中心
• 代理人: 梁義東<國際申請>=<國際公布>=<進入

1.一種閾值電壓基準電路，其特征在于：包括電流源模塊、CTAT電壓產生模塊和基準電壓輸出模塊；

所述電流源模塊包括第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)和電阻R；所述第一PMOS管(MP1)與第二PMOS管(MP2)的源極相連并接有電源電壓VDD，所述第二PMOS管(MP2)的柵漏短接并連接第一PMOS管(MP1)的柵極和第二NMOS管(MN2)的漏極，所述第二PMOS管(MP2)的柵漏短接并連接第一PMOS管(MP1)的漏極并作為基準電路的輸出偏置電壓VB1；所述第一PMOS管(MP1)的柵漏短接并連接第一PMOS管(MP1)的漏極和第二NMOS管(MN2)的柵極；所述電阻R的一端與第一NMOS管(MN1)的源極連接后接地，另一端與第二PMOS管(MP2)的源極連接；

所述CTAT電壓產生模塊包括第三NMOS管(MN3)和第三PMOS管(MP3),所述第三PMOS管(MP3)的柵極連接輸出偏置電壓VB1，源極連接電源電壓VDD；所述第三NMOS管(MN3)柵漏短接并連接第三PMOS管(MP3)的漏極，并作為基準電路的輸出電壓V_CTAT，所述第三PMOS管(MP3)的源極接地；

所述基準電壓輸出模塊包括第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(7)、第八PMOS管(MP8)和第九PMOS管(MP9)，所述第四NMOS管(MN4)和第五NMOS管(MN5)的柵極相連并連接輸出偏置電壓VB1，所述第四NMOS管(MN4)和第五NMOS管(MN5)的源極相連并連接電源電壓VDD，所述第四NMOS管(MN4)的漏極分別與第六PMOS管(MP6)和第七PMOS管(MP7)的源極連接，所述第五NMOS管(MN5)的漏極分別與第八PMOS管(MP8)和第九PMOS管(MP9)的源極連接，所述第六PMOS管(MP6)的柵極連接輸出電壓VCTAT，所述第四PMOS管(MP4)的柵漏短接并連接第六PMOS管(MP6)的漏極和第五NMOS管(MN5)的柵極，所述第七PMOS管(MP7)的柵漏短接并連接第八PMOS管(MP8)的柵極和第五NMOS管(MN5)的漏極，所述第四NMOS管(MN4)與第五NMOS管(MN5)的源極連接后接地，所述第六NMOS管(MN6)的柵漏短接并連接第八PMOS管(MP8)的漏極和第七NMOS管(MN7)的柵極，所述第九PMOS管(MP9)的柵漏短接并連接第七NMOS管(MN7)的漏極且并作為基準電路的輸出基準電壓VREF,所述第六NMOS管(MN6)和第七NMOS管(MN7)的源極相連后接地。

2.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述的所有管子均工作在壓閾值區。

3.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述電流源模塊用于產出偏置電流。

4.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述第三NMOS管(MN3)與電流源模塊的中開關管構成電流鏡。

5.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述第四NMOS管(MN4)和第五NMOS管(MN5)與電流源模塊的中開關管構成電流鏡。

6.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述電壓基準電路采用標準CMOS工藝制作成集成電路。

7.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述輸出電壓V_CTAT的公式如下：

其中，m是亞閾值斜率因子，V_T是熱電壓，μ_n是電子遷移率，C_ox為柵氧化電容值，是第三PMOS管MP3提供的電流與偏置電流的倍數，(W/L)_N3為第三NMOS管MN3的寬長比。

8.如權利要求1所述的一種閾值電壓基準電路，其特征在于：所述基準電壓VREF的公式如下：

其中，(W/L)_N4、(W/L)_N5、(W/L)_N6、(W/L)_N7、(W/L)_P6、(W/L)_P7、(W/L)_P8、(W/L)_P9分別為第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9的寬長比；將第四NMOS管MN4與第六NMOS管MN6、第五NMOS管MN5與第七NMOS管MN7、第六PMOS管MP6與第八PMOS管MP8、第七PMOS管MP7與第九PMOS管MP9分別取相同寬長比；

則進一步簡化公式得：

隙基準的功耗。