[發明專利]半導體裝置

在審

• 申請號: 201910773719.1
• 申請日: 2019-08-21
• 公開（公告）號: CN111725186A
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 后藤善秋
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/49
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體裝置，具有：

襯底；

第1半導體元件，設置在所述襯底上的第1樹脂組合物上；

第2半導體元件，設置在所述襯底上的第2樹脂組合物上；

第3半導體元件，設置在所述襯底上，且夾于所述第1半導體元件與第2半導體元件之間；

第1配線層，設置在所述第1半導體元件上，與所述第1半導體元件連接，且利用第1接合線與所述襯底連接；

第4半導體元件，設置在所述第1配線層上，利用第2接合線與所述第1配線層連接；

第2配線層，設置在所述第2半導體元件上，與所述第2半導體元件連接，且利用第3接合線與所述襯底連接；及

第5半導體元件，設置在所述第2配線層上，且利用第4接合線與所述第2配線層連接；且

所述第1接合線設置在所述第1配線層的除與朝向所述第2配線層的一側為相反側以外的部分，

所述第3接合線設置在所述第2配線層的除與朝向所述第1配線層的一側為相反側以外的部分。

2.根據權利要求1所述的半導體裝置，其中所述第1半導體元件、第2半導體元件、第4半導體元件及第5半導體元件是存儲器芯片，

所述第3半導體元件是控制器芯片，

連接所述第1半導體元件的中心與所述第2半導體元件的中心的假想線段的中心在所述襯底與所述第3半導體元件的積層方向上，與所述第3半導體元件重疊。

3.根據權利要求1所述的半導體裝置，其中所述第3半導體元件的一部分密封在所述第1樹脂組合物及第2樹脂組合物中。

4.根據權利要求1所述的半導體裝置，其中所述第3半導體元件還具有與所述襯底連接的第5接合線及第6接合線，

所述第5接合線的至少一部分密封在所述第1樹脂組合物中，

所述第6接合線的至少一部分密封在所述第2樹脂組合物中。

5.根據權利要求1至4中任一項所述的半導體裝置，還具有：第3樹脂組合物，設置在所述第1半導體元件與所述第4半導體元件之間；及

第4樹脂組合物，設置在所述第2半導體元件與所述第5半導體元件之間；且

所述第1接合線的一部分密封在所述第3樹脂組合物中，

所述第2接合線的一部分密封在所述第4樹脂組合物中。