[發明專利]具有部分碳化硅/硅半導體材料異質結的VDMOS及其制作方法

有效

• 申請號: 201910754051.6
• 申請日: 2019-08-15
• 公開（公告）號: CN110518069B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 段寶興;王夏萌;楊鑫;張一攀;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/267;H01L29/06;H01L21/336
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 胡樂

本發明提出了一種具有部分碳化硅/硅半導體材料異質結的VDMOS及其制作方法，該異質結VDMOS器件主要特點是在外延層上形成部分具有碳化硅材料與硅材料相結合的異質結，采用硅成熟工藝形成VDMOS器件的有源區，相比于碳化硅材料，熱生長氧化層與硅表面的界面質量更高，使得反型層遷移率高，也不會在柵氧化層產生很高的電場引起燒毀，而利用碳化硅半導體材料的高臨界擊穿電場，抬高了器件的縱向電場峰，器件可承擔更高的擊穿電壓，同時碳化硅半導體材料的熱導率高，更有利于器件散熱。

技術領域

本發明涉及功率半導體器件領域，尤其涉及一種垂直雙擴散金屬氧化物場效應管及其制作方法。

背景技術

全球能源需求的不斷增長以及環境保護意識的逐步提升使得高效、節能產品成為市場發展的新趨勢。電子產品的發展由于功率半導體器件的出現進入到了一個新的階段。功率半導體器件，具有開關速度快、輸入阻抗高、易驅動、不存在二次擊穿的優點，垂直雙擴散金屬-氧化物半導體場效應晶體管(VDMOS)兼有雙極晶體管和普通MOS器件的優點，無論是開關應用還是線形應用，VDMOS都是理想的功率器件，VDMOS主要應用于電機調速、逆變器、不間斷電源、電子開關、高保真音響、汽車電器和電子鎮流器等。

發明內容

本發明提出了一種具有部分碳化硅/硅半導體材料異質結的VDMOS及其制作方法，旨在進一步提高VDMOS的擊穿電壓，改善器件性能。

本發明的技術方案如下：

該具有部分碳化硅/硅半導體材料異質結的VDMOS，包括：

N+型襯底；

位于N+型襯底上表面的N型外延層；

在N型外延層上部左、右兩端區域分別形成的P型基區；P型基區中形成N+型源區和P+溝道襯底接觸以及相應的溝道，其中N+型源區與溝道鄰接，P+溝道襯底接觸相對于N+型源區位于遠離溝道的一側；

柵氧化層，位于N型外延層上表面中間區域，覆蓋兩處P型基區的溝道及其之間的區域；

柵極，位于柵氧化層上表面；

源極，覆蓋P+溝道襯底接觸與N+型源區相接區域的上表面；兩處源極共接；

漏極，位于所述N+型襯底下表面；

其特殊之處在于：

所述N+型襯底采用碳化硅材料；

所述N型外延層由兩部分構成：一部分為兩處N型碳化硅外延層，分別位于所述N+型襯底上表面左、右兩端區域；另一部分為N型硅外延層，為T字型結構，基于所述N+型襯底上表面中間區域和兩處N型碳化硅外延層的上表面，并鄰接所述兩處N型碳化硅外延層的內側面；兩處P型基區相應形成于所述N型硅外延層上部的左、右兩端區域，P型基區的縱向邊界延伸入相應的N型碳化硅外延層內，即P型基區與N型碳化硅外延層形成的PN結位于N型碳化硅外延層內，溝道仍位于N型硅外延層中；

所述N型碳化硅外延層的厚度和摻雜濃度由器件的耐壓要求決定，N型碳化硅外延層的摻雜濃度低于N+型襯底的摻雜濃度。

在以上方案的基礎上，本發明還進一步作了如下優化：

N型碳化硅外延層的摻雜濃度比N+型襯底的摻雜濃度小4-6個數量級。

N型硅外延層的摻雜濃度為1×10¹⁵～5×10¹⁵cm^-3，N型碳化硅外延層的摻雜濃度為1×10¹⁴～5×10¹⁴cm^-3。

P型基區及其N+型源區和P+溝道襯底接觸是采用離子注入技術形成的，相應的溝道是利用雙擴散技術形成的。