[發明專利]具有部分碳化硅/硅半導體材料異質結的VDMOS及其制作方法

有效

• 申請號: 201910754051.6
• 申請日: 2019-08-15
• 公開（公告）號: CN110518069B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 段寶興;王夏萌;楊鑫;張一攀;楊銀堂
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/267;H01L29/06;H01L21/336
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 胡樂

1.具有部分碳化硅/硅半導體材料異質結的VDMOS，包括：

N+型襯底(801)；

位于N+型襯底(801)上表面的N型外延層；

在N型外延層上部左、右兩端區域分別形成的P型基區(7)；P型基區(7)中形成N+型源區(6)和P+溝道襯底接觸(5)以及相應的溝道，其中N+型源區(6)與溝道鄰接，P+溝道襯底接觸(5)相對于N+型源區(6)位于遠離溝道的一側；

柵氧化層(2)，位于N型外延層上表面中間區域，覆蓋兩處P型基區(7)的溝道及其之間的區域；

柵極(3)，位于柵氧化層(2)上表面；

源極，覆蓋P+溝道襯底接觸(5)與N+型源區(6)相接區域的上表面；兩處源極(1、4)共接；

漏極(9)，位于所述N+型襯底(801)下表面；

其特征在于：

所述N+型襯底(801)采用碳化硅材料；

所述N型外延層由兩部分構成：一部分為兩處N型碳化硅外延層(802)，分別位于所述N+型襯底(801)上表面左、右兩端區域；另一部分為N型硅外延層(803)，為T字型結構，位于所述N+型襯底(801)上表面中間區域和兩處N型碳化硅外延層(802)的上表面，并鄰接所述兩處N型碳化硅外延層(802)的內側面；兩處P型基區(7)相應形成于所述N型硅外延層(803)上部的左、右兩端區域，P型基區(7)的縱向邊界延伸入相應的N型碳化硅外延層(802)內，即P型基區與N型碳化硅外延層形成的PN結位于N型碳化硅外延層內，溝道仍位于N型硅外延層(803)中；

所述N型碳化硅外延層(802)的厚度和摻雜濃度由器件的耐壓要求決定，N型碳化硅外延層(802)的摻雜濃度低于N+型襯底(801)的摻雜濃度。

2.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：N型碳化硅外延層(802)的摻雜濃度比N+型襯底(801)的摻雜濃度小4-6個數量級。

3.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：所述N型硅外延層(803)的摻雜濃度為1×10¹⁵～5×10¹⁵cm^-3，所述N型碳化硅外延層(802)的摻雜濃度為1×10¹⁴～5×10¹⁴cm^-3。

4.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：所述P型基區(7)及其N+型源區(6)和P+溝道襯底接觸(5)是采用離子注入技術形成的，相應的溝道是利用雙擴散技術形成的。

5.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：所述兩處N型碳化硅外延層(802)是通過對外延生長的碳化硅進行中間區域刻蝕形成的，刻蝕延伸到N+型襯底(801)上表面。

6.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：柵極(3)為多晶硅柵極，源極(1、4)為金屬化源極，漏極(9)為金屬化漏極。

7.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：P型基區(7)的縱向邊界延伸入相應的N型碳化硅外延層(802)2～4μm。

8.根據權利要求1所述的具有部分碳化硅/硅半導體材料異質結的VDMOS，其特征在于：N型硅外延層(803)T字型結構的下部寬度(L2)為1～4μm；每一處N型碳化硅外延層(802)的寬度(L1)為6～7.5μm；N型碳化硅外延層(802)到器件表面的距離(L3)為0.5～3μm。