[發明專利]一種輸出電壓可控的電流阱電路

有效

• 申請號: 201910747716.0
• 申請日: 2019-08-14
• 公開（公告）號: CN110597335B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 珠海億智電子科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 張龍哺

1.一種輸出電壓可控的電流阱電路，包括：

偏置模塊(U1)，包括至少兩個第一輸出端、至少一個第一輸入端、運算放大器(OP1)、第九N溝道MOS管(M9)、第八P溝道MOS管(M8)和第二電阻(R2)；

反饋模塊(U2)，包括至少兩個第二輸出端、與所述至少兩個第一輸出端數量相等的第二輸入端、第二N溝道MOS管(M2)、第五N溝道MOS管(M5)、第六N溝道MOS管(M6)、第三P溝道MOS管(M3)、第四P溝道MOS管(M4)和第七P溝道MOS管(M7)；以及

第一N溝道MOS管(M1)，所述第一N溝道MOS管(M1)的源極接地；

其中，所述偏置模塊(U1)的至少兩個第一輸出端與所述反饋模塊(U2)相應的第二輸入端耦接，所述偏置模塊(U1)的第一輸入端作為所述電流阱電路的輸入端，所述反饋模塊(U2)的至少兩個第二輸出端中一個與所述第一N溝道MOS管(M1)的漏極互聯，作為所述電流阱電路的輸出端，所述反饋模塊(U2)的至少兩個第二輸出端中另一個與所述第一N溝道MOS管(M1)的柵極互聯，以確保所述電流阱電路的輸入端的電壓與所述電流阱電路的輸出端的電壓相等；

其中，所述運算放大器(OP1)的正輸入端作為所述偏置模塊(U1)的第一輸入端；所述運算放大器(OP1)的負輸入端、第二電阻(R2)的一端與第九N溝道MOS管(M9)的源極互聯；運算放大器(OP1)的輸出端與第九N溝道MOS管(M9)的柵極互聯，作為偏置模塊(U1)的至少兩個第一輸出端中的一個；所述第九N溝道MOS管(M9)的漏極與所述第八P溝道MOS管(M8)的柵極和漏極互聯，作為偏置模塊(U1)的至少兩個第一輸出端中的另一個；所述第二電阻(R2)的另一端接地；所述第八P溝道MOS管(M8)的源極接電源；

其中，所述第二N溝道MOS管(M2)的源極作為所述反饋模塊(U2)的至少兩個第二輸出端中的一個，所述第二N溝道MOS管(M2)的柵極作為所述反饋模塊(U2)的第二輸入端中的一個，所述第二N溝道MOS管(M2)的漏極、所述第三P溝道MOS管(M3)的漏極、所述第三P溝道MOS管(M3)的柵極與所述第四P溝道MOS管(M4)的柵極互聯；所述第四P溝道MOS管(M4)的漏極、所述第五N溝道MOS管(M5)的漏極、所述第五N溝道MOS管(M5)的柵極與所述第六N溝道MOS管(M6)的柵極互聯；所述第六N溝道MOS管(M6)的漏極與所述第七P溝道MOS管(M7)的漏極互聯，作為所述反饋模塊(U2)的至少兩個第二輸出端中的另一個；所述第七P溝道MOS管(M7)的柵極作為所述反饋模塊(U2)的第二輸入端中的另一個；所述第五N溝道MOS管(M5)的源極與第六N溝道MOS管(M6)的源極接地；所述第三P溝道MOS管(M3)的源極、所述第四P溝道MOS管(M4)的源極和所述第七P溝道MOS管(M7)的源極接電源。

2.根據權利要求1所述的電流阱電路，其特征在于，所述反饋模塊(U2)進一步包括第二電容(C2)，其中所述第二N溝道MOS管(M2)的源極與所述第二電容(C2)的一端耦接，所述第六N溝道MOS管(M6)的漏極、所述第七P溝道MOS管(M7)的漏極與所述第二電容(C2)另一端互聯，作為所述反饋模塊(U2)的至少兩個第二輸出端中的另一個，以確保穩定所述反饋模塊(U2)的工作狀態。

3.根據權利要求1所述的電流阱電路，其特征在于，進一步包括第一電阻(R1)，其中所述第一電阻(R1)的一端耦接至所述反饋模塊(U2)的至少兩個第二輸出端中的一個和所述第一N溝道MOS管(M1)的漏極，所述第一電阻(R1)的另一端與電源互聯，以確保靜態偏置電流保持反饋穩定。

4.根據權利要求1所述的電流阱電路，其特征在于，進一步包括第一電容(C1)，其中所述第一電容(C1)的一端耦接至所述反饋模塊(U2)的至少兩個第二輸出端中的一個和所述第一N溝道MOS管(M1)的漏極，所述第一電容(C1)的另一端接地，以在電流阱的輸出電流變化的情況下穩壓電容。

5.根據權利要求1至3中任一所述的電流阱電路，其特征在于，所述偏置模塊(U1)將所述至少兩個第一輸出端耦接至多個反饋模塊(U2)的相應第二輸入端，以復用所述偏置模塊(U1)自身。

6.一種輸出電壓可控的電流阱電路，包括：

偏置模塊(U1)，包括至少兩個第一輸出端、至少一個第一輸入端、運算放大器(OP1)、第九N溝道MOS管(M9)、第八P溝道MOS管(M8)以及第二電阻(R2)；

反饋模塊(U2)，包括至少兩個第二輸出端、與所述至少兩個第一輸出端數量相等的第二輸入端、第二N溝道MOS管(M2)、第五N溝道MOS管(M5)、第六N溝道MOS管(M6)、第三P溝道MOS管(M3)、第四P溝道MOS管(M4)和第七P溝道MOS管(M7)；

第一N溝道MOS管(M1)，所述第一N溝道MOS管(M1)的源極接地；以及

第一電阻(R1)和第一電容(C1)；

其中，所述偏置模塊(U1)的至少兩個第一輸出端與所述反饋模塊(U2)相應的第二輸入端耦接，所述偏置模塊(U1)的第一輸入端作為所述電流阱電路的輸入端，所述第一電阻(R1)的一端、所述第一電容(C1)的一端、所述反饋模塊(U2)的至少兩個第二輸出端中一個與所述第一N溝道MOS管(M1)的漏極互聯，作為所述電流阱電路的輸出端，所述第一電阻(R1)的另一端與電源互聯，所述第一電容(C1)的另一端接地，所述反饋模塊(U2)的至少兩個第二輸出端中另一個與所述第一N溝道MOS管(M1)的柵極互聯，以確保所述電流阱電路的輸入端的電壓與所述電流阱電路的輸出端的電壓相等；

其中，所述運算放大器(OP1)的正輸入端作為所述偏置模塊(U1)的第一輸入端；所述運算放大器(OP1)的負輸入端、第二電阻(R2)的一端與第九N溝道MOS管(M9)的源極互聯；運算放大器(OP1)的輸出端與第九N溝道MOS管(M9)的柵極互聯，作為偏置模塊(U1)的至少兩個第一輸出端中的一個；所述第九N溝道MOS管(M9)的漏極與所述第八P溝道MOS管(M8)的柵極和漏極互聯，作為所述偏置模塊(U1)的至少兩個第一輸出端中的另一個；所述第二電阻(R2)的另一端接地；所述第八P溝道MOS管(M8)的源極接電源；

其中，所述第二N溝道MOS管(M2)的源極作為所述反饋模塊(U2)的至少兩個第二輸出端中的一個；所述第二N溝道MOS管(M2)的柵極作為所述反饋模塊(U2)的第二輸入端中的一個；所述第二N溝道MOS管(M2)的漏極、所述第三P溝道MOS管(M3)的漏極、所述第三P溝道MOS管(M3)的柵極與所述第四P溝道MOS管(M4)的柵極互聯；所述第四P溝道MOS管(M4)的漏極、所述第五N溝道MOS管(M5)的漏極、所述第五N溝道MOS管(M5)的柵極與所述第六N溝道MOS管(M6)的柵極互聯；所述第六N溝道MOS管(M6)的漏極與所述第七P溝道MOS管(M7)的漏極互聯，作為所述反饋模塊(U2)的至少兩個第二輸出端中的另一個；所述第七P溝道MOS管(M7)的柵極作為所述反饋模塊(U2)的第二輸入端中的另一個；所述第五N溝道MOS管(M5)的源極與第六N溝道MOS管(M6)的源極接地；所述第三P溝道MOS管(M3)的源極、所述第四P溝道MOS管(M4)的源極和所述第七P溝道MOS管(M7)的源極接電源。