[發(fā)明專利]一種輸出電壓可控的電流阱電路

有效

• 申請?zhí)枺?/td>: 201910747716.0
• 申請日: 2019-08-14
• 公開（公告）號: CN110597335B
• 公開（公告）日: 2020-11-03
• 發(fā)明（設計）人: 不公告發(fā)明人
• 申請（專利權）人: 珠海億智電子科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 張龍哺

本申請?zhí)岢鲆环N輸出電壓可控的電流阱電路，包括：偏置模塊，包括至少兩個第一輸出端和至少一個第一輸入端；反饋模塊，包括至少兩個第二輸出端和與所述第一輸出端數(shù)量相等的第二輸入端；以及第一N溝道MOS管，所述N溝道MOS管的源極接地。其中，所述偏置模塊的第一輸出端與所述反饋模塊相應的第二輸入端耦接。所述偏置模塊的第一輸入端作為所述新型電流阱電路的輸入端。所述反饋模塊的第二輸出端中一個與所述第一N溝道MOS管的漏極互聯(lián)，作為所述新型電流阱電路的輸出端。所述反饋模塊的第二輸出端中另一個與所述第一N溝道MOS管的柵極互聯(lián)，以確保所述新型電流阱電路的輸入端的電壓與輸出端的電壓相等。

技術領域

本發(fā)明涉及微電子技術中的信號處理與發(fā)送技術領域，特別是涉及一種輸出可控的新型電流阱電路，該電路在各種高速接口，尤其是需要該特性的應用場合中具有靈活而廣泛的應用。

背景技術

隨著集成電路技術和工藝水平的不斷發(fā)展，芯片上的晶體管以及器件尺寸越做越小，芯片的集成度越來越高，高速接口速度越來越高。這使得集成電路的電路設計難度極大提高。尤其是模擬電路的大量復用，其使得芯片的面積的冗余度不斷增高，因此要求采用一些簡單的結構，盡可能實現(xiàn)模塊復用，以減少芯片面積。

電流阱電路在產(chǎn)生低速邏輯信號時扮演著至關重要的角色，其可以利用與LDO類似的結構產(chǎn)生滿足擺幅要求的電壓。如果大量信道需要更多的電流阱，則需要結構整體復用，導致電路面積較大。如果需要高速響應的電路，這往往還需要大帶寬運放，從而使得大量的功耗浪費在運放上，造成芯片面積與功耗的增大。因此，設計出具有更靈活更廣泛應用的電流阱電路，對某些特定應用場合下功耗與面積的節(jié)省是非常有意義的，尤其是多信道通信的場合。

發(fā)明內(nèi)容

本申請的目的是解決現(xiàn)有技術的不足，提供一種輸出電壓可控的新型電流阱電路結構，該電路結構采用簡單反饋環(huán)路即能實現(xiàn)高帶寬，同時能夠達到偏置模塊復用從而減少面積，該技術使得該電路在先進納米工藝下具有更靈活更廣泛的應用。

為了實現(xiàn)上述目的，本申請采用以下的技術方案。

首先，本申請?zhí)岢鲆环N輸出電壓可控的新型電流阱電路，包括：偏置模塊，包括至少兩個第一輸出端和至少一個第一輸入端；反饋模塊，包括至少兩個第二輸出端和與所述第一輸出端數(shù)量相等的第二輸入端；以及第一N溝道MOS管，所述第一N溝道MOS管的源極接地。其中，所述偏置模塊的第一輸出端與所述反饋模塊相應的第二輸入端耦接。所述偏置模塊的第一輸入端作為所述新型電流阱電路的輸入端。所述反饋模塊的第二輸出端中一個與所述第一N溝道MOS管的漏極互聯(lián)，作為所述新型電流阱電路的輸出端。所述反饋模塊的第二輸出端中另一個與所述第一N溝道MOS管的柵極互聯(lián)，以確保所述電流阱電路的輸入端的電壓與輸出端的電壓相等。

進一步地，在本申請的上述方案中，所述偏置模塊包含運算放大器、第九N溝道MOS管、第八P溝道MOS管以及第二電阻。其中，所述運算放大器的正輸入端作為所述偏置模塊的第一輸入端。所述運算放大器的負輸入端、第二電阻的一端與第九N溝道MOS管的源極互聯(lián)。運算放大器的輸出端與第九N溝道MOS管的柵極互聯(lián)，作為偏置模塊的第一輸出端。所述第九N溝道MOS管的漏極與所述第八P溝道MOS管的柵極和漏極互聯(lián)。所述第二電阻的一端接地。所述第八P溝道MOS管的源極接電源。