[發(fā)明專利]TDM接口擴展方法及裝置、設備、可讀存儲介質

有效

• 申請?zhí)枺?/td>: 201910725821.4
• 申請日: 2019-08-07
• 公開（公告）號: CN110601784B
• 公開（公告）日: 2020-10-30
• 發(fā)明（設計）人: 孟慶曉;吳閩華;郭軍勇
• 申請（專利權）人: 深圳震有科技股份有限公司
• 主分類號: H04J3/02
• 分類號: H04J3/02;H04J3/06;G05B19/05
• 代理公司: 深圳市君勝知識產(chǎn)權代理事務所(普通合伙) 44268
• 代理人: 王永文;朱陽波

本申請涉及TDM接口擴展方法及裝置、設備、可讀存儲介質，所述方法包括：將處理器外接一FPGA芯片；控制通過FPGA芯片為處理器提供TDM接口時鐘信號和同步信號，并通過FPGA芯片實現(xiàn)時隙的交換功能；控制處理器初始配置為從模式來接收FPGA的時鐘信號和同步信號；控制處理器將數(shù)據(jù)寫入到發(fā)送緩沖區(qū)，并通過TDM接口依次發(fā)送到對端；對端的數(shù)據(jù)通過TDM接口依次存入到接收緩沖區(qū)；通過FPGA芯片將處理器的TDM接口的時鐘信號和幀同步信號的頻率提高到原來的N倍；并且功能不受限，支持的時隙多，傳輸速率高。

技術領域

本申請涉及處理器技術領域，特別是涉及一種TDM接口擴展方法及裝置、設備、可讀存儲介質。

背景技術

現(xiàn)有的VoIP(基于IP的語音傳輸)系統(tǒng)通常采用CPU處理呼叫控制消息和專用的語音DSP(數(shù)字信號處理器)處理語音的編解碼,專用的語音DSP提供了TDM(時分復用模式)接口來接入時隙交換的數(shù)據(jù)。隨著CPU處理能力的提高，一個1.8Ghz 4核的ARM處理器能處理上百路的語音編解碼算法，這個處理能力可以滿足大部分VoIP系統(tǒng)的應用場合了。

為了降低設備的成本，可以在ARM處理器上運行編解碼算法的處理程序來替換專業(yè)的DSP芯片。市面上有這種運算能力的ARM芯片很多，但是能支持TDM接口的ARM處理器芯片很少，能支持TDM接口的ARM芯片其TDM接口的功能提供的并不完善，支持的時隙少，整個TDM接口傳輸?shù)乃俾实汀?/p>

因此，現(xiàn)有技術有待改進。

發(fā)明內容

本發(fā)明要解決的技術問題是，提供一種TDM接口擴展方法及裝置、設備、可讀存儲介質，本發(fā)明提供了一種TDM接口的擴展方法，能支持32*N時隙，2*N M的速率。(N＝1,2,4,8,16)；并且功能不受限，支持的時隙多，傳輸速率高。

本發(fā)明的技術方案如下：

一種TDM接口擴展方法，其中，所述方法包括：

將處理器外接一FPGA芯片；

控制通過FPGA芯片為處理器提供TDM接口時鐘信號和同步信號，并通過FPGA芯片實現(xiàn)時隙的交換功能；

控制處理器初始配置為從模式來接收FPGA的時鐘信號和同步信號；

控制處理器將數(shù)據(jù)寫入到發(fā)送緩沖區(qū)，并通過TDM接口依次發(fā)送到對端；對端的數(shù)據(jù)通過TDM接口依次存入到接收緩沖區(qū)；通過FPGA芯片將處理器的TDM接口的時鐘信號和幀同步信號的頻率提高到原來的N倍。

所述TDM接口擴展方法，其中，所述將處理器外接一FPGA芯片的步驟還包括：

控制處理器申請2個DMA通道，一個DMA通道將處理器內存的數(shù)據(jù)傳輸?shù)桨l(fā)送緩沖區(qū),另一個DMA通道將接收緩沖區(qū)的數(shù)據(jù)傳輸?shù)教幚砥鞯膬却妗?/p>

所述TDM接口擴展方法，其中，所述將處理器外接一FPGA芯片的步驟包括：

將處理器的BCLK引腳與FPGA芯片BCLK引腳連接；

將處理器的LRCK引腳與FPGA芯片LRCK引腳連接；

將處理器的SDI引腳與FPGA芯片SDO引腳連接；

將處理器的SDO引腳與FPGA芯片SDI引腳連接。

所述TDM接口擴展方法，其中，所述控制處理器將數(shù)據(jù)寫入到發(fā)送緩沖區(qū)，并通過TDM接口依次發(fā)送到對端；對端的數(shù)據(jù)通過TDM接口依次存入到接收緩沖區(qū)；通過FPGA芯片將處理器的TDM接口的時鐘信號和幀同步信號的頻率提高到原來的N倍的步驟包括：

把處理器原始支持的一幀成為子幀，在一個語音的采樣周期里傳送N個所述子幀，語音的采用周期是8000HZ，即一個語音采樣周期為125us。