[發明專利]耗盡型鰭形晶體管及制作方法

有效

• 申請號: 201910720901.0
• 申請日: 2019-08-06
• 公開（公告）號: CN110931561B
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 劉清
• 申請（專利權）人: 安華高科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種晶體管，其包括：

至少一個鰭形結構，其安置在半導體層的部分區域上方，所述至少一個鰭形結構具有頂部和底部，所述底部與所述半導體層的頂部表面共面；及

柵極，其安置在所述至少一個鰭形結構的至少三側及所述半導體層的一部分之上，所述一部分鄰近所述至少一個鰭形結構，其中所述晶體管的溝道在所述柵極下方安置在所述至少一個鰭形結構及所述半導體層的所述一部分中，其中所述半導體層是絕緣體上半導體襯底的全耗盡型硅層。

2.根據權利要求1所述的晶體管，其中所述柵極從第一鰭形結構到第二鰭形結構是連續的。

3.根據權利要求1所述的晶體管，其中漏極安置在所述至少一個鰭形結構的第一端處且安置在所述半導體層的在所述一部分之外的第一區中，并且源極安置在所述至少一個鰭形結構的第二端處且安置在所述半導體層的在所述一部分之外的第二區中。

4.根據權利要求1所述的晶體管，其進一步包括兩個額外鰭形結構，所述兩個額外鰭形結構位于所述至少一個鰭形結構的每一側上，且所述一部分在所述額外鰭形結構之間延伸。

5.根據權利要求1所述的晶體管，其中所述至少一個鰭形結構的高度是50納米或小于50納米，且所述至少一個鰭形結構的寬度是10納米或小于10納米，由此所述晶體管的溝道寬度由于所述溝道部分地位于所述一部分中而至少大10％。

6.根據權利要求5所述的晶體管，其中相鄰鰭形結構之間的間隔是20納米或小于20納米。

7.根據權利要求1所述的晶體管，其進一步包括：

溝槽隔離區，其環繞所述至少一個鰭形結構，其中所述至少一個鰭形結構包括三個鰭形結構。

8.根據權利要求7所述的晶體管，其中所述晶體管的有效溝道寬度比所述至少一個鰭形結構周圍的周長高至少10％。

9.一種集成電路，其包括：

第一半導體鰭形結構，其安置在全耗盡型半導體層上方；

第二半導體鰭形結構，其安置在所述全耗盡型半導體層上方；

第三半導體鰭形結構，其安置在所述全耗盡型半導體層上方，其中所述第一半導體鰭形結構安置成與所述第二半導體鰭形結構平行，且所述第二半導體鰭形結構安置成與所述第三半導體鰭形結構平行，其中所述第一半導體鰭形結構與所述第二半導體鰭形結構間隔開第一距離，且所述第二半導體鰭形結構與所述第三半導體鰭形結構間隔開第二距離；

第一溝道區部分，其在所述全耗盡型半導體層中位于所述第一半導體鰭形結構與所述第二半導體鰭形結構之間；

第二溝道區部分，其在所述全耗盡型半導體層中位于所述第三半導體鰭形結構與所述第二半導體鰭形結構之間；及

柵極，其安置在所述第一半導體鰭形結構、所述第二半導體鰭形結構及所述第三半導體鰭形結構中的每一者的至少三側之上，且其中所述柵極安置在所述第一溝道區部分及所述第二溝道區部分之上。

10.根據權利要求9所述的集成電路，其中所述柵極從所述第一半導體鰭形結構到所述第三半導體鰭形結構是連續的。

11.根據權利要求9所述的集成電路，其中所述柵極包括柵極介電層及柵極導體。

12.根據權利要求9所述的集成電路，其進一步包括：

第一虛設柵極，其至少部分地安置在第一隔離溝槽以及所述第一半導體鰭形結構、所述第二半導體鰭形結構及所述第三半導體鰭形結構的第一端上方。

13.根據權利要求12所述的集成電路，其進一步包括：

第二虛設柵極，其至少部分地安置在第二隔離溝槽以及所述第一半導體鰭形結構、所述第二半導體鰭形結構及所述第三半導體鰭形結構的第二端上方。