[發明專利]半導體結構及其缺陷檢測方法

有效

• 申請號: 201910710863.0
• 申請日: 2019-08-02
• 公開（公告）號: CN112310043B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 蔡清彥;黃凱斌;談文毅
• 申請（專利權）人: 聯芯集成電路制造(廈門)有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體結構及其缺陷檢測方法，其中該半導體結構包括芯片、多個第一圖案以及至少三個開口。該些第一圖案設置在該芯片上，且相互平行地沿著一第一方向間隔設置。該些開口則設置在該些第一圖案上以截斷該些圖案，各該開口在該第一方向上分別具有等比例遞增的尺寸，且該開口按照該等尺寸依序排列。在另一實施例中，該半導體結構另包括至少三個橋接結構，該些橋接結構設置在該些第一圖案之間以連接任兩相鄰的該些第一圖案。

技術領域

本發明涉及一種半導體結構及缺陷檢測方法，尤其是涉及一種尺寸微小的半導體結構及其缺陷檢測方法。

背景技術

在半導體制作工藝中，往往會因為一些無法避免的原因而生成細小的微粒或缺陷，而隨著半導體制作工藝中元件尺寸的不斷縮小與電路集成度的不斷提高，缺陷的發生機率也隨之提升。同時，這些極微小的缺陷或微粒對集成電路品質的影響也日趨嚴重。因此，在進行各項半導體制作工藝的同時，也需針對所形成的半導體結構進行缺陷檢測，進而可根據檢測的結果分析該等缺陷的形成原因，并通過制作工藝參數的調整來避免或減少缺陷的產生，以達到提升半導體制作工藝良率以及元件可靠度的目的。

發明內容

本發明的一目的在于提供一種半導體結構及其缺陷檢測方法，其可即時獲得線上缺陷檢測的結果，故具有優化的缺陷檢出靈敏度。

為達上述目的，本發明的一優選實施例提供一種半導體結構，其包括一芯片(chip)、多個第一圖案以及至少三個開口(openings)。該些第一圖案設置在該芯片上，且相互平行地沿著一第一方向間隔設置。該些開口則設置在該些第一圖案上以截斷該些圖案，各該開口在該第一方向上具有不同的尺寸，各該開口該等尺寸以等比例依序遞增且依序排列。在另一實施例中，該半導體結構另包括至少三個橋接結構，該些橋接結構設置在該些第一圖案之間以連接任兩相鄰的該些第一圖案。

為達上述目的，本發明的另一優選實施例提供一種半導體結構，其包括一芯片、多個第一圖案以及至少三個橋接結構(bridges)。該些第一圖案設置在該芯片上，且相互平行地沿著一第一方向間隔設置。該些橋接結構則設置在該些第一圖案之間以連接任兩相鄰的該第一圖案，各該橋接結構在該第一方向上具有不同的尺寸，各該橋接結構的該等尺寸以等比例依序遞增且依序排列。

為達上述目的，本發明的另一優選實施例提供一種半導體結構的缺陷檢測方法，其包括以下步驟。首先，在一晶片上形成多個第一圖案，該些第一圖案相互平行地沿著一第一方向間隔設置。接著，在該晶片上形成多個第二圖案，該些第二圖案相互平行地沿著該第一方向間隔設置，并設置于該些第一圖案一側。然后，在該晶片上形成至少三個微結構，其中，各該微結構在該第一方向上具有不同的尺寸，各該微結構的該等尺寸以等比例依序遞增且依序排列。之后，以該些微結構作為檢測依據對該晶片進行缺陷檢驗。

本發明是在一主動管芯區上預先形成可模擬為缺陷的微結構(如開口或橋接結構等)。之后，即可在進行缺陷的檢驗與分析時，直接依據該主動管芯區上的該微結構的特征(如其定位、尺寸等)即時檢測該主動管芯區上所找到的所有缺陷。如此，不僅可即時獲得線上缺陷檢測的結果，還可一并提升缺陷檢測與定位的能力，故具有優化的缺陷檢出靈敏度。

附圖說明

圖1至圖2為本發明第一實施例中缺陷檢測方法的示意圖，其中：

圖1為本發明的晶片示意圖；

圖2為本發明的缺陷檢測方法的步驟流程示意圖；

圖3至圖4為本發明第二實施例中缺陷檢測方法的示意圖，其中：

圖3為本發明的半導體結構的示意圖；

圖4為本發明的半導體結構的另一示意圖；

圖5為本發明第三實施例中缺陷檢測方法的示意圖；

圖6為本發明第四實施例中缺陷檢測方法的示意圖。

主要元件符號說明