[發(fā)明專利]一種雙芯片程序更新裝置及方法

在審

• 申請?zhí)枺?/td>: 201910710725.2
• 申請日: 2019-08-02
• 公開（公告）號: CN110286935A
• 公開（公告）日: 2019-09-27
• 發(fā)明（設(shè)計(jì)）人: 王進(jìn)城
• 申請（專利權(quán)）人: 愛士惟新能源技術(shù)（揚(yáng)中）有限公司
• 主分類號: G06F8/654
• 分類號: G06F8/654
• 代理公司: 蘇州創(chuàng)元專利商標(biāo)事務(wù)所有限公司 32103
• 代理人: 李萍

1.一種雙芯片程序更新裝置，包括：第一芯片、第二芯片及用于存儲需要更新的程序數(shù)據(jù)的外擴(kuò)存儲器；其特征在于，所述雙芯片程序更新裝置還包括：

第一緩沖電路，其連接于所述第一芯片和所述外擴(kuò)存儲器之間；

第二緩沖電路，其連接于所述第二芯片和所述外擴(kuò)存儲器之間；

所述雙芯片程序更新裝置具有第一芯片更新狀態(tài)和第二芯片更新狀態(tài)，當(dāng)所述雙芯片程序更新裝置在所述第一芯片更新狀態(tài)時，所述第一芯片通過所述第一緩沖電路和所述外擴(kuò)存儲器連通以獲取所述需要更新的程序數(shù)據(jù)，所述第二芯片和所述外擴(kuò)存儲器斷開；當(dāng)所述雙芯片程序更新裝置在所述第二芯片更新狀態(tài)時，所述第二芯片通過所述第二緩沖電路和所述外擴(kuò)存儲器連通以獲取所述需要更新的程序數(shù)據(jù)，所述第一芯片和所述外擴(kuò)存儲器斷開；

所述雙芯片程序更新裝置還包括用于在所述第一芯片更新狀態(tài)和所述第二芯片更新狀態(tài)之間切換的非門電路。

2.根據(jù)權(quán)利要求1所述的雙芯片程序更新裝置，其特征在于：所述第一芯片、所述第一緩沖電路和所述第二緩沖電路分別具有OE管腳，所述第一芯片的OE管腳連接于所述第一緩沖電路的OE管腳，所述非門電路連接于所述第一芯片的OE管腳和所述第二緩沖電路的OE管腳之間。

3.根據(jù)權(quán)利要求1所述的雙芯片程序更新裝置，其特征在于：所述第一芯片、所述第二芯片及所述外擴(kuò)存儲器分別具有SPI接口，各所述SPI接口分別包括MISO連接端口、MOSI連接端口、CLK連接端口及Slave_Set連接端口；所述第一芯片的CLK連接端口和Slave_Set連接端口連接于所述第一緩沖電路，所述第二芯片的CLK連接端口和Slave_Set連接端口連接于所述第二緩沖電路，所述外擴(kuò)存儲器的CLK連接端口和Slave_Set連接端口均連接于所述第一緩沖電路和所述第二緩沖電路；所述第一芯片的MOSI連接端口和所述第二芯片的MOSI連接端口分別連接于所述外擴(kuò)存儲器的MOSI連接端口；所述外擴(kuò)存儲器的MISO連接端口分別連接于所述第一芯片的MISO連接端口和所述第二芯片的MISO連接端口。

4.根據(jù)權(quán)利要求1所述的雙芯片程序更新裝置，其特征在于：所述第一緩沖電路具有接所述第一芯片的A端口、連接所述外擴(kuò)存儲器的Y端口及用于切換控制所述A端口能否將數(shù)據(jù)傳遞到所述Y端口的OE管腳；所述第二緩沖電路具有接所述第二芯片的A端口、連接所述外擴(kuò)存儲器的Y端口及用于切換控制所述A端口能否將數(shù)據(jù)傳遞到所述Y端口的OE管腳。

5.根據(jù)權(quán)利要求1所述的雙芯片程序更新裝置，其特征在于：所述第一芯片具有用于連接外部數(shù)據(jù)傳輸模塊以獲取所述需要更新的程序數(shù)據(jù)的對外通訊接口；所述第二芯片具有輸入監(jiān)測單元，所述輸入監(jiān)測單元連接所述非門電路的輸入端。

6.一種如權(quán)利要求1-5任一項(xiàng)所述的雙芯片程序更新裝置的雙芯片程序更新方法，包括第一芯片更新步驟和第二芯片更新步驟，其特征在于，在執(zhí)行所述第一芯片更新步驟時，所述第一芯片獲得所述外擴(kuò)存儲器的控制權(quán)；在執(zhí)行所述第二芯片更新步驟時，所述第二芯片獲得所述外擴(kuò)存儲器的控制權(quán)。

7.根據(jù)權(quán)利要求6所述的雙芯片程序更新方法，其特征在于，所述雙芯片程序更新方法還包括需要更新的程序數(shù)據(jù)的獲取及存儲步驟，該獲取及存儲步驟具體包括：通過第一芯片獲取外部傳輸?shù)男枰碌某绦驍?shù)據(jù)，并將所述需要更新的程序數(shù)據(jù)傳遞到所述外擴(kuò)存儲器并存儲到所述外擴(kuò)存儲器的相應(yīng)區(qū)域；其中，所述外擴(kuò)存儲器具有第一芯片存儲信息標(biāo)記區(qū)、第一芯片程序暫存區(qū)、第一芯片程序備份區(qū)、第二芯片存儲信息標(biāo)記區(qū)、第二芯片程序暫存區(qū)及第二芯片程序備份區(qū)；當(dāng)獲得的所述需要更新的程序數(shù)據(jù)為第一芯片的程序，則存儲在所述第一芯片程序暫存區(qū)，當(dāng)獲得的所述需要更新的程序數(shù)據(jù)為第二芯片的程序，則存儲在所述第二芯片程序暫存區(qū)。