[發(fā)明專利]半導體裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 201910709932.6
• 申請日: 2019-08-01
• 公開（公告）號: CN111063689B
• 公開（公告）日: 2023-10-27
• 發(fā)明（設計）人: 石田貴士;杉本尚丈;菅野裕士;岡本達也
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B43/30
• 分類號: H10B43/30;H10B43/27
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體裝置，具備：

第1半導體層，具有導電性的多晶半導體層；

第2半導體層，設置在所述第1半導體層上，具有導電性且粒徑比所述第1半導體層小的多晶半導體層；

多個電極層，在第1方向上相互隔開而積層于所述第2半導體層上；

第3半導體層，在所述第1半導體層、所述第2半導體層、及各所述電極層內(nèi)，以在所述第1方向延伸的方式設置，且以與所述第2半導體層相接的方式設置；及

電荷儲存層，設置于所述多個電極層與所述第3半導體層之間。

2.根據(jù)權利要求1所述的半導體裝置，其中

所述第1半導體層的粒徑大于100nm，所述第2半導體層的粒徑小于100nm。

3.根據(jù)權利要求1或2所述的半導體裝置，其中

所述第2半導體層具備具有第1粒徑的多晶半導體層的第1區(qū)域、及具有比所述第1粒徑大的第2粒徑的多晶半導體層的第2區(qū)域。

4.根據(jù)權利要求3所述的半導體裝置，其中

所述第1粒徑小于50nm，所述第2粒徑大于50nm。

5.根據(jù)權利要求3所述的半導體裝置，其中

所述第1區(qū)域設置于所述第2區(qū)域與所述第1半導體層之間，或所述第2區(qū)域設置于所述第1區(qū)域與所述第1半導體層之間。

6.根據(jù)權利要求3所述的半導體裝置，其中

所述第1區(qū)域設置于所述第2區(qū)域與所述第3半導體層之間。

7.根據(jù)權利要求3所述的半導體裝置，其中

所述第1區(qū)域設置于所述第1半導體層的上表面與所述第3半導體層的下表面之間。

8.根據(jù)權利要求3所述的半導體裝置，其中

所述第1區(qū)域至少包含除硼原子、磷原子、及砷原子以外的雜質(zhì)原子。

9.根據(jù)權利要求8所述的半導體裝置，其中

所述雜質(zhì)原子是碳原子或氮原子。

10.根據(jù)權利要求8所述的半導體裝置，其中

所述第1區(qū)域內(nèi)的所述雜質(zhì)原子的濃度高于1.4×10²¹個/cm³。

11.一種半導體裝置，具備：

第1半導體層；

第2半導體層，設置于所述第1半導體層上，至少包含除硼原子、磷原子、及砷原子以外的雜質(zhì)原子；

多個電極層，在第1方向上相互隔開而積層于所述第2半導體層上；

第3半導體層，在所述第1半導體層、所述第2半導體層、及各所述電極層內(nèi)，以在所述第1方向延伸的方式設置，且以與所述第2半導體層相接的方式設置；及

電荷儲存層，設置于所述多個電極層與所述第3半導體層之間；且

所述第2半導體層具備所述雜質(zhì)原子的濃度高于1.4×10²¹個/cm³的第1區(qū)域、及所述雜質(zhì)原子的濃度低于1.4×10²¹個/cm³的第2區(qū)域。

12.一種半導體裝置的制造方法，包括：

形成多晶半導體層第1半導體層，

在所述第1半導體層上形成第1膜，

在所述第1膜上，在第1方向相互隔開而積層多個第2膜，

在所述第1半導體層、所述第2半導體層、及各所述第2膜內(nèi)，以在所述第1方向延伸的方式依次形成電荷儲存層及第3半導體層，

在所述第3半導體層形成后，將所述第1膜去除，

在所述第1半導體層與所述多個第2膜之間形成第2半導體層，所述第2半導體層是粒徑比所述第1半導體層小的多晶半導體層，且與所述第3半導體層相接。