[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)、三維集成電路結(jié)構(gòu)及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910705609.1
• 申請(qǐng)日: 2019-08-01
• 公開（公告）號(hào): CN112017956A
• 公開（公告）日: 2020-12-01
• 發(fā)明（設(shè)計(jì)）人: 陳憲偉;陳潔;陳明發(fā);葉松峯
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/31
• 分類號(hào): H01L21/31;H01L23/498;H01L23/48;H01L23/535;H01L25/07;H01L21/56
• 代理公司: 南京正聯(lián)知識(shí)產(chǎn)權(quán)代理有限公司 32243
• 代理人: 顧伯興

本發(fā)明實(shí)施例提供一種三維集成電路(3DIC)結(jié)構(gòu)，所述三維集成電路結(jié)構(gòu)包括通過混合接合結(jié)構(gòu)而接合在一起的第一管芯與第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盤以及設(shè)置在所述焊盤之上的頂蓋層。所述頂蓋層暴露出所述焊盤的頂表面的一部分，且所述焊盤的所述頂表面的所述一部分具有探針標(biāo)記。所述混合接合結(jié)構(gòu)的接合金屬層穿透所述頂蓋層以電連接到所述焊盤。本發(fā)明實(shí)施例還提供一種制作三維集成電路結(jié)構(gòu)的所述第一管芯或所述第二管芯的方法。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及一種半導(dǎo)體結(jié)構(gòu)、三維集成電路結(jié)構(gòu)及其制作方法。

背景技術(shù)

近年來，由于各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度持續(xù)提高，半導(dǎo)體行業(yè)已經(jīng)歷快速成長。集成密度的這種提高大多歸因于最小特征尺寸(minimum feature size)的一再減小，這使得更多組件能夠集成在一定的面積中。

與先前的封裝體相比，這些較小的電子組件也需要利用較小面積的較小的封裝體。半導(dǎo)體封裝體的一些類型包括四面扁平封裝(quad flat pack，QFP)、針柵陣列(pingrid array，PGA)、球柵陣列(ball grid array，BGA)、倒裝芯片(flip chip，F(xiàn)C)、三維集成電路(three dimensional integrated circuit，3DIC)、晶圓級(jí)封裝體(wafer levelpackage，WLP)及疊層封裝體(package on package，PoP)器件。一些3DIC是通過在半導(dǎo)體晶圓級(jí)的芯片之上放置芯片制備而成。由于堆疊芯片之間的內(nèi)連線的長度減小，因此3DIC提供提高的集成密度及其他優(yōu)點(diǎn)，例如較快的速度及較高的帶寬。然而，對(duì)于3DIC技術(shù)而言，存在許多要應(yīng)對(duì)的挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)包括襯底、內(nèi)連結(jié)構(gòu)、導(dǎo)電焊盤、介電頂蓋以及接合結(jié)構(gòu)。內(nèi)連結(jié)構(gòu)設(shè)置在襯底之上。導(dǎo)電焊盤設(shè)置在內(nèi)連結(jié)構(gòu)之上并電連接到內(nèi)連結(jié)構(gòu)。介電頂蓋設(shè)置在導(dǎo)電焊盤之上并暴露出導(dǎo)電焊盤的頂表面的一部分。導(dǎo)電焊盤的頂表面的一部分具有探針標(biāo)記。接合結(jié)構(gòu)設(shè)置在介電頂蓋之上。接合結(jié)構(gòu)包括接合金屬層，接合金屬層穿透介電頂蓋以電連接到導(dǎo)電焊盤。

本發(fā)明實(shí)施例提供一種三維集成電路(3DIC)結(jié)構(gòu)包括接合在一起的第一管芯與第二管芯。第一管芯及第二管芯中的一者具有導(dǎo)電焊盤及設(shè)置在導(dǎo)電焊盤之上的介電頂蓋。介電頂蓋暴露出導(dǎo)電焊盤的頂表面的一部分，且導(dǎo)電焊盤的頂表面的一部分具有探針標(biāo)記。

本發(fā)明實(shí)施例提供一種制作半導(dǎo)體結(jié)構(gòu)的方法包括以下步驟。在襯底之上形成內(nèi)連結(jié)構(gòu)。在內(nèi)連結(jié)構(gòu)之上形成導(dǎo)電焊盤以及在導(dǎo)電焊盤之上形成介電頂蓋。對(duì)介電頂蓋進(jìn)行圖案化以暴露出導(dǎo)電焊盤的頂表面的一部分。執(zhí)行電路探針(CP)測(cè)試，以使導(dǎo)電焊盤的頂表面的一部分具有探針標(biāo)記。在介電頂蓋之上形成接合結(jié)構(gòu)。接合結(jié)構(gòu)包括接合金屬層，接合金屬層穿透介電頂蓋以電連接到導(dǎo)電焊盤。

附圖說明

結(jié)合附圖閱讀以下詳細(xì)說明，會(huì)最好地理解本公開的各個(gè)方面。應(yīng)注意，根據(jù)本行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征并非按比例繪制。事實(shí)上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1A到圖1G是根據(jù)第一實(shí)施例的形成三維集成電路(3DIC)結(jié)構(gòu)的方法的剖視圖。

圖2A及圖2B是分別示出圖1D及圖1F所示結(jié)構(gòu)的俯視圖。

圖3A到圖3C是根據(jù)第二實(shí)施例的形成3DIC結(jié)構(gòu)的方法的剖視圖。

圖3D是根據(jù)第三實(shí)施例的3DIC結(jié)構(gòu)的剖視圖。

圖4是示出圖3A所示結(jié)構(gòu)的俯視圖。

圖5A到圖5B是根據(jù)第四實(shí)施例的形成半導(dǎo)體結(jié)構(gòu)的方法的剖視圖。

圖6是示出圖5A所示結(jié)構(gòu)的俯視圖。

具體實(shí)施方式