[發明專利]半導體結構、三維集成電路結構及其制作方法

在審

• 申請號: 201910705609.1
• 申請日: 2019-08-01
• 公開（公告）號: CN112017956A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 陳憲偉;陳潔;陳明發;葉松峯
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L23/498;H01L23/48;H01L23/535;H01L25/07;H01L21/56
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

1.一種半導體結構，包括：

內連結構，設置在襯底之上；

導電焊盤，設置在所述內連結構之上并電連接到所述內連結構；

介電頂蓋，設置在所述導電焊盤之上并暴露出所述導電焊盤的頂表面的一部分，其中所述導電焊盤的所述頂表面的所述一部分具有探針標記；以及

接合結構，設置在所述介電頂蓋之上，其中所述接合結構包括接合金屬層，所述接合金屬層穿透所述介電頂蓋以電連接到所述導電焊盤。

2.根據權利要求1所述的半導體結構，其中所述探針標記凹陷到所述導電焊盤的所述頂表面的所述一部分中。

3.根據權利要求1所述的半導體結構，其中被所述介電頂蓋暴露出的所述導電焊盤的所述頂表面的所述一部分具有對齊標記在其中。

4.根據權利要求1所述的半導體結構，其中所述導電焊盤包括彼此隔開的第一焊盤與第二焊盤，所述介電頂蓋包括彼此隔開的第一頂蓋層與第二頂蓋層，所述第一頂蓋層暴露出所述第一焊盤的頂表面的一部分及所述探針標記，且所述第二頂蓋層覆蓋所述第二焊盤的頂表面。

5.根據權利要求4所述的半導體結構，其中所述第一焊盤與所述接合金屬層電隔離。

6.根據權利要求4所述的半導體結構，其中所述第二焊盤電連接到所述接合金屬層。

7.一種三維集成電路結構，包括：

接合在一起的第一管芯與第二管芯，其中所述第一管芯及所述第二管芯中的一者具有導電焊盤及設置在所述導電焊盤之上的介電頂蓋，所述介電頂蓋暴露出所述導電焊盤的頂表面的一部分，且所述導電焊盤的所述頂表面的所述一部分具有探針標記。

8.根據權利要求7所述的三維集成電路結構，其中所述第一管芯及所述第二管芯通過混合接合結構而接合在一起，所述混合接合結構包括：

第一部分，包括接合在一起的第一接合金屬層與第二接合金屬層；以及

第二部分，包括接合在一起的第一接合介電層與第二接合介電層，其中所述第一接合金屬層設置在所述第一接合介電層中且所述第二接合金屬層設置在所述第二接合介電層中。

9.一種制作半導體結構的方法，包括：

在襯底之上形成內連結構；

在所述內連結構之上形成導電焊盤以及在所述導電焊盤之上形成介電頂蓋；

對所述介電頂蓋進行圖案化以暴露出所述導電焊盤的頂表面的一部分；

執行電路探針測試，且所述導電焊盤的所述頂表面的所述一部分具有探針標記；以及

在所述介電頂蓋之上形成接合結構，其中所述接合結構包括接合金屬層，所述接合金屬層穿透所述介電頂蓋以電連接到所述導電焊盤。

10.根據權利要求9所述的制作半導體結構的方法，其中所述形成所述導電焊盤及所述介電頂蓋包括：

在所述內連結構之上依序形成導電材料及頂蓋材料；以及

對所述導電材料及所述頂蓋材料進行圖案化以形成彼此隔開的第一焊盤與第二焊盤并形成彼此隔開的第一頂蓋層與第二頂蓋層，其中在對所述介電頂蓋進行圖案化之后，所述第一頂蓋層形成在所述第一焊盤上并暴露出所述第一焊盤的頂表面的一部分及所述探針標記，且所述第二頂蓋層形成在所述第二焊盤上并覆蓋所述第二焊盤的頂表面。