[發明專利]一種適用于16串電池包的主動均衡電路

在審

• 申請號: 201910703608.3
• 申請日: 2019-07-31
• 公開（公告）號: CN110311450A
• 公開（公告）日: 2019-10-08
• 發明（設計）人: 王德源;張偉海
• 申請（專利權）人: 廣東思諾偉智能技術有限公司
• 主分類號: H02J7/00
• 分類號: H02J7/00;B60L58/22
• 代理公司: 東莞卓為知識產權代理事務所(普通合伙) 44429
• 代理人: 齊海迪

1.一種適用于16串電池包的主動均衡電路，其特征在于：包括電池組、單串電壓補償模塊、繼電器切換控制模塊、均衡串數選擇模塊、MCU模塊以及電壓檢測模塊；所述電池組包括16串電池包；所述繼電器切換控制模塊包括17個繼電器模塊；16串電池包與17個繼電器模塊對應連接；

所述電壓檢測模塊用于檢測每串電池包的電壓并且將電壓數據傳輸至MCU模塊；

所述單串電壓補償模塊通過繼電器切換控制模塊分別對每串電池包進行充電；

所述MCU模塊接收電壓數據后通過均衡串數選擇模塊從而控制每個繼電器模塊的導通與斷開。

2.根據權利要求1所述的一種適用于16串電池包的主動均衡電路，其特征在于：所述單串電壓補償模塊包括電源電路以及H型電路；所述電源電路包括隔離降壓芯片U9以及充電芯片U5；所述隔離降壓芯片U9的輸入端與總電源連接；所述隔離降壓芯片U9的輸出端與充電芯片U5的輸入端連接；所述充電芯片U5的正輸出端以及負輸出端分別與H型電路連接。

3.根據權利要求2所述的一種適用于16串電池包的主動均衡電路，其特征在于：所述MCU模塊包括CPU_BALIN端；所述單串電壓補償模塊還包括三極管T2以及MOS管Q7；所述MCU模塊的CPU_BALIN端通過三極管T2以及MOS管Q7控制隔離降壓芯片U9的輸入端與總電源的通斷。

4.根據權利要求2所述的一種適用于16串電池包的主動均衡電路，其特征在于：所述H型電路包括繼電器RL9、繼電器RL10、繼電器RL12以及繼電器RL13、三極管T3、三極管T4、三極管T6以及三極管T23；所述繼電器RL9的輸入端以及繼電器RL10的輸入端均與充電芯片U5的正輸出端連接；所述繼電器RL9的輸出端與繼電器RL12的輸入端連接；所述繼電器RL9的輸出端與繼電器RL12的輸入端之間連接有輸出口OUT1；所述繼電器RL10的輸出端與繼電器RL13的輸入端連接；所述繼電器RL10的輸出端與繼電器RL13的輸入端之間連接有輸出口OUT2；所述輸出口OUT1以及輸出口OUT2分別與繼電器切換控制模塊連接；所述繼電器RL12的輸出端以及繼電器RL13的輸出端均與充電芯片U5的負輸出端連接；所述繼電器RL9的控制端以及繼電器RL13的控制端分別通過三極管T4以及三極管T23與均衡串數選擇模塊的同一端連接；所述繼電器RL10的控制端以及繼電器RL12的控制端分別通過三極管T3以及三極管T6與均衡串數選擇模塊的同一端連接。

5.根據權利要求4所述的一種適用于16串電池包的主動均衡電路，其特征在于：16串電池包分為單串數電池包以及雙串數電池包；17個繼電器模塊分為單串繼電器模塊以及雙串數繼電器模塊；所述單串繼電器模塊以及雙串數繼電器模塊分別與單串數電池包以及雙串數電池包連接；所述單串繼電器模塊以及雙串數繼電器模塊均包括選擇繼電器以及選擇三極管；

在單串繼電器模塊中，選擇繼電器的輸入端與輸出口OUT1連接，選擇繼電器的輸出端與單串數電池包連接，選擇繼電器的控制端通過選擇三極管與均衡串數選擇模塊連接；

在雙串繼電器模塊中，選擇繼電器的輸入端與輸出口OUT2連接，選擇繼電器的輸出端與雙串數電池包連接，選擇繼電器的控制端通過選擇三極管與均衡串數選擇模塊連接。

6.根據權利要求4所述的一種適用于16串電池包的主動均衡電路，其特征在于：所述均衡串數選擇模包括多路與門芯片U2、三極管Q1以及三極管Q2；所述MCU模塊包括CPU_LINI端以及CPU_LIN2端；所述CPU_LINI端與多路與門芯片U2的1A輸入端連接；所述CPU_LIN2端通過三極管Q1與多路與門芯片U2的1B輸入端連接；所述多路與門芯片U2的1Y輸出端分別與繼電器RL9的控制端以及繼電器RL13的控制端連接；

所述CPU_LINI端通過三極管Q2與多路與門芯片U2的3A輸入端連接；所述CPU_LIN2端與多路與門芯片U2的3B輸入端連接；所述多路與門芯片U2的3Y輸出端分別與繼電器RL10的控制端以及繼電器RL12的控制端連接。

7.根據權利要求6所述的一種適用于16串電池包的主動均衡電路，其特征在于：所述均衡串數選擇模塊包括譯碼器U11、譯碼器U12、譯碼器U14以及譯碼器U16；所述MCU模塊包括CPU_S0端、CPU_S1端以及CPU_S2端；所述CPU_S0端、CPU_S1端以及CPU_S2端分別與譯碼器U11、譯碼器U12、譯碼器U14以及譯碼器U16的A0、A1以及A3端連接；

所述CPU_LINI端以及CPU_LIN2端分別與譯碼器U11以及譯碼器U14的E3、E2端連接；所述CPU_LINI端以及CPU_LIN2端分別與譯碼器U12以及譯碼器U16的E2、E3端連接；所述譯碼器U11、譯碼器U12、譯碼器U14以及譯碼器U16的輸出端分別與繼電器模塊連接。