[發明專利]半導體存儲裝置及其制造方法

在審

• 申請號: 201910684441.0
• 申請日: 2019-07-26
• 公開（公告）號: CN111696995A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 坂田晃一;鈴木和貴;蘆立浩明;佐藤勝廣;中岡聡
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

實施方式提供一種能夠抑制存儲區面積增大或半導體存儲裝置大型化的半導體存儲裝置及其制造方法。一實施方式的半導體存儲裝置具有：第1積層體，包含在第1方向上積層，且在第2方向及第3方向上延伸的多個第1電極層；第2積層體，包含在第1積層體的第1方向上積層，且在第2方向及第3方向上延伸的多個第2電極層；半導體膜，在第1積層體內及第2積層體內在第1方向上延伸；電荷儲存層，分別設置在多個第1電極層與半導體膜之間、及多個第2電極層與半導體膜之間；及分離構造，在第1方向及第2方向上延伸，且在第3方向上將第1積層體及第2積層體分離。分離構造具有：第1分離膜，在第1方向上延伸，在第3方向上將第1積層體分離；第2分離膜，第3方向上的位置與第1分離膜不同，且在第1方向上延伸，在第3方向上將第2積層體分離；及膜，設置在第1分離膜上，包含與第1方向上延伸的第1分離膜相同的材料。

[相關申請案]

本申請案享有以日本專利申請2019-44991號(申請日：2019年3月12日)為基礎申請案的優先權。本申請案藉由參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置及其制造方法。

背景技術

作為半導體存儲裝置之一的3維半導體存儲器的制造步驟中，存在將設置在積層體的絕緣層置換為電極層的步驟。該步驟中，以特定數量形成用以將積層體分割為例如擦除塊單位的狹縫，并使用該狹縫，將絕緣層去除。

一般而言，3維型半導體存儲器中，存在積層體的層數隨著容量增加而增加的傾向。若積層體層數增加，則存在所述絕緣層的去除步驟后所述狹縫的寬度在下層側變得大于上層側的傾向。因而，積層數的增加導致寬幅狹縫的形成，進而，招致存儲區面積增大、或半導體存儲裝置整體大型化。

發明內容

本發明的實施方式提供一種能夠抑制存儲區面積增大或半導體存儲裝置大型化的半導體存儲裝置及其制造方法。

一實施方式的半導體存儲裝置具有：第1積層體，包含在第1方向上積層，且在與第1方向交叉的第2方向及與第2方向正交的第3方向上延伸的多個第1電極層；第2積層體，包含在第1積層體的第1方向上積層，且在第2方向及第3方向上延伸的多個第2電極層；半導體膜，在第1積層體內及第2積層體內在第1方向上延伸；電荷儲存層，分別設置在多個第1電極層與半導體膜之間、及多個第2電極層與半導體膜之間；及分離構造，在第1方向及第2方向上延伸，且在第3方向上將第1積層體及第2積層體分離。分離構造具有：第1分離膜，在第1方向上延伸，在第3方向上將第1積層體分離；第2分離膜，第3方向上的位置與第1分離膜不同，且在第1方向上延伸，在第3方向上將第2積層體分離；及膜，設置在第1分離膜上，包含與第1方向上延伸的第1分離膜相同的材料。

附圖說明

圖1(a)是表示第1實施方式的半導體存儲裝置的概略性構成的俯視圖，(b)是沿著(a)所示的切斷線A1-A1所得的剖視圖。

圖2是表示存儲膜的構造的一例的剖視圖。

圖3(a)是用以對下層狹縫的形成步驟進行說明的俯視圖，(b)是沿著(a)所示的切斷線A3-A3所得的剖視圖。

圖4(a)是用以對上層積層體的形成步驟進行說明的俯視圖，(b)是沿著(a)所示的切斷線A4-A4所得的剖視圖。

圖5(a)是用以對上層狹縫的形成步驟進行說明的俯視圖，(b)是沿著(a)所示的切斷線A5-A5所得的剖視圖。

圖6(a)是用以對光刻膠及保護膜的形成步驟進行說明的俯視圖，(b)是沿著(a)所示的切斷線A6-A6所得的剖視圖。

圖7(a)是用以對保護膜的刻蝕步驟進行說明的俯視圖，(b)是沿著(a)所示的切斷線A7-A7所得的剖視圖。