[發明專利]封裝結構

有效

• 申請號: 201910681796.4
• 申請日: 2019-07-26
• 公開（公告）號: CN110534502B
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 陶玉娟
• 申請（專利權）人: 南通通富微電子有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 高德志

一種封裝結構，包括：預封面板，所述預封面板包括塑封層，所述塑封層中具有若干半導體芯片，每個半導體芯片包括功能面和與功能面相對的非功能面，所述功能面上具有若干焊盤，所述塑封層暴露出功能面上的若干焊盤；位于半導體芯片與塑封層之間的第一屏蔽層和第二屏蔽層，所述第一屏蔽層包覆所述半導體芯片的非功能面和側壁表面，所述第二屏蔽層位于第一屏蔽層和塑封層之間且完全覆蓋所述半導體芯片的非功能面和側壁上的第一屏蔽層表面。通過在第一屏蔽層上的第二屏蔽層，所述第二屏蔽層能覆蓋所述第一屏蔽層中厚度不均勻以及邊緣覆蓋不好的地方，從而使得第一屏蔽層和第二屏蔽層兩者構成的整體屏蔽層是完整的，提高了屏蔽的效果。

技術領域

本發明涉及半導體制作領域，尤其涉及一種具有電磁屏蔽的封裝結構。

背景技術

新一代電子產品的飛速發展，推動集成電路封裝也在向高密度、高頻率、微型化、高集成的方向發展，而高頻芯片往往會產生較強的電磁波，對封裝內外及芯片造成不期望的干擾或噪聲；加上電子部件密度越來越高，傳輸線路的距離越來越近，使得來自集成電路封裝內外的電磁干擾問題也日益嚴重，同時會降低集成電路的品質、壽命等。

在電子設備及電子產品中，電磁干擾(Electromagnetic Interference)能量通過傳導性耦合和輻射性耦合來進行傳輸。為滿足電磁兼容性要求，對傳導性耦合需采用濾波技術，即采用EMI濾波器件加以抑制；對輻射性耦合則需采用屏蔽技術加以抑制。在當前電磁頻譜日趨密集、單位體積內電磁功率密度急劇增加、高低電平器件或設備大量混合使用等因素而導致設備及系統電磁環境日益惡化的情況下，其重要性就顯得更為突出。

現有的一種電磁屏蔽解決方案，主要是在半導體封裝結構上設置一個磁場屏蔽層，用于屏蔽芯片間的電磁干擾，但是現有的電磁屏蔽的效果仍有待提升。

發明內容

本發明所要解決的技術問題是在怎樣提高現有的封裝結構的電磁屏蔽效果。

本發明提供了一種封裝結構，包括：

預封面板，所述預封面板包括塑封層，所述塑封層中具有若干半導體芯片，每個半導體芯片包括功能面和與功能面相對的非功能面，所述功能面上具有若干焊盤，所述塑封層暴露出功能面上的若干焊盤；

位于半導體芯片與塑封層之間的第一屏蔽層和第二屏蔽層，所述第一屏蔽層包覆所述半導體芯片的非功能面和側壁表面，所述第二屏蔽層位于第一屏蔽層和塑封層之間且完全覆蓋所述半導體芯片的非功能面和側壁上的第一屏蔽層表面；

位于預封面板的背面上的與焊盤連接的外部接觸結構。

可選的，所述第一屏蔽層通過濺射工藝形成，所述第一屏蔽層至少還覆蓋半導體芯片周圍的部分載板表面，所述第二屏蔽層通過選擇性電鍍工藝、點膠工藝或網板印刷工藝形成。

可選的，所述第一屏蔽層的材料為銅、鎢或鋁，所述第二屏蔽層的材料為銅、焊料或導電銀膠。

可選的，所述第一屏蔽層為磁場屏蔽層，且所述第二屏蔽層為電場屏蔽層；或者所述第一屏蔽層為電場屏蔽層，且所述第二屏蔽層為磁場屏蔽層。

可選的，所述電場屏蔽層的材料為銅、鎢、鋁；所述磁場屏蔽層的材料為CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。

可選的，所述半導體芯片的功能面上還具有底部屏蔽層，所述底部屏蔽層覆蓋半導體芯片的整個功能面，所述底部屏蔽層的四周邊緣與半導體芯片的四周側壁齊平，若干焊盤貫穿底部屏蔽層，焊盤與底部屏蔽層之間通過隔離層隔離；所述第一屏蔽層與底部屏蔽層的四周邊緣連接。

可選的，所述外部接觸結構包括位于預封面板背面上與焊盤連接的再布線層以及位于再布線層上與再布線層連接的外部接觸件。