[發明專利]半導體存儲裝置

有效

• 申請號: 201910680408.0
• 申請日: 2019-07-26
• 公開（公告）號: CN111354404B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 久保田賢郎;尾崎正一;末松靖弘
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C29/42;G06F13/16;G06F13/40
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李智;段承恩

1.一種半導體存儲裝置，具備：

存儲單元陣列，多個存儲單元排列而成；

焊盤，被輸入向所述存儲單元陣列寫入的數據；

終端電路，連接于所述焊盤；

驅動電路，基于使能信號而被選擇啟用狀態或禁用狀態，在通過所述使能信號而被設為所述啟用狀態時，基于電阻值控制信號驅動所述終端電路以成為預定的電阻值；及

控制電路，向所述驅動電路供給所述使能信號和所述電阻值控制信號，

所述半導體存儲裝置具有在第1方向上延伸的第1端邊及第2端邊、和在與所述第1方向正交的第2方向上延伸的第3端邊及第4端邊，

在所述第2方向上，所述焊盤配置于所述存儲單元陣列與所述第1端邊之間，

在所述第2方向上，所述終端電路配置于所述焊盤與所述第1端邊之間，

在所述第2方向上，所述驅動電路配置于所述終端電路與所述第1端邊之間，

在所述第2方向上的所述驅動電路與所述第1端邊之間，配置有在所述第1方向上延伸并傳遞所述電阻值控制信號的電阻值控制信號線、和傳遞所述使能信號的使能信號線。

2.根據權利要求1所述的半導體存儲裝置，

還具有低壓側電源線，

所述電阻值控制信號線配置于所述低壓側電源線的下層。

3.根據權利要求2所述的半導體存儲裝置，

所述控制電路包括發送所述電阻值控制信號的譯碼器，

沿著所述第1方向配置多個所述焊盤，

所述譯碼器配置于所述多個焊盤的所述第1方向上的側部，

在從所述第2方向觀察時，所述譯碼器與所述多個焊盤中的任一個均不重疊。

4.根據權利要求3所述的半導體存儲裝置，

與所述多個焊盤分別對應地配置多個所述終端電路，

所述多個終端電路各自包括在對應的所述焊盤的所述第1方向上的兩端分別配置的第1電阻值調節電路和第2電阻值調節電路，

所述第1電阻值調節電路包括連接于對應的所述焊盤的第1電阻值調整部、和將所述第1電阻值調整部與高壓側電源線電連接的第1開關部，

所述第2電阻值調節電路包括連接于對應的所述焊盤的第2電阻值調整部、和將所述第2電阻值調整部與所述低壓側電源線電連接的第2開關部。

5.根據權利要求4所述的半導體存儲裝置，

配置多個所述驅動電路，

所述多個驅動電路各自包括：

驅動對應的所述第1電阻值調整電路的第1驅動電路；和

驅動對應的所述第2電阻值調整電路的第2驅動電路，

所述多個驅動電路各自在所述第2方向上配置于對應的所述終端電路與所述第1端邊之間。

6.根據權利要求4所述的半導體存儲裝置，

關于在所述第1方向上相鄰的2個所述焊盤，

在所述第1方向上依次配置：

與一方的所述焊盤對應的所述第1電阻值調節電路、

與所述一方的所述焊盤對應的所述第2電阻值調節電路、

與另一方的所述焊盤對應的所述第2電阻值調節電路、及

與所述另一方的所述焊盤對應的所述第1電阻值調節電路。

7.根據權利要求6所述的半導體存儲裝置，

所述驅動電路包括：

多個第1驅動電路；和

多個第2驅動電路，

所述多個第1驅動電路各自構成為驅動在所述第1方向上相鄰的2個所述第1電阻值調節電路，

所述多個第2驅動電路各自構成為驅動在所述第1方向上相鄰的2個所述第2電阻值調節電路。