[發(fā)明專利]使用偽隨機噪聲對鎖相環(huán)進行自測試

在審

• 申請?zhí)枺?/td>: 201910653455.6
• 申請日: 2019-07-18
• 公開（公告）號: CN110739964A
• 公開（公告）日: 2020-01-31
• 發(fā)明（設(shè)計）人: 簡-彼得·斯考特;烏里希·莫爾曼
• 申請（專利權(quán)）人: 恩智浦有限公司
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/095;H03L7/099;H03K3/013;H03K5/133;G01R25/00;G01R31/00
• 代理公司: 11021 中科專利商標代理有限責(zé)任公司
• 代理人: 倪斌

一種設(shè)備包括信號控制電路系統(tǒng)、鎖相環(huán)(PLL)和相關(guān)性電路。所述信號控制電路系統(tǒng)提供承載偽隨機相位噪聲且如從應(yīng)用時鐘信號和偽隨機噪聲導(dǎo)出的參考時鐘信號。所述PLL響應(yīng)于承載所述偽隨機相位噪聲的所述參考時鐘信號而提供與所述參考時鐘信號的相位相關(guān)的輸出信號。所述相關(guān)性電路通過將對應(yīng)于來自所述相位檢測器的所述輸出信號的信號與所述偽隨機噪聲交叉相關(guān)并且作為響應(yīng)通過評估相對于指示所述PLL的性能水平的已知閾值的所述交叉相關(guān)的結(jié)果而對所述PLL進行自測試。

技術(shù)領(lǐng)域

各個實施例的方面涉及設(shè)備以及其與使用偽隨機噪聲對設(shè)備的鎖相環(huán)(PLL)進行自測試相關(guān)的方法。

背景技術(shù)

PLL通過生成與一個或多個輸入信號的相位相關(guān)的輸出信號來向各種應(yīng)用提供控制。PLL參數(shù)可能影響集成電路(IC)的整體性能并且用于各種應(yīng)用。一些應(yīng)用可以涉及遵循要求PLL參數(shù)在各種限制內(nèi)并且在許多情況下要求PLL參數(shù)在電路的壽命范圍內(nèi)保持在各種限制內(nèi)的標準。

這些和其它問題對于各種應(yīng)用的PLL實施方案的自測試帶來了挑戰(zhàn)。

發(fā)明內(nèi)容

各個示例實施例涉及如上文提到的那些問題和/或從以下公開中可以變得顯而易見的其它問題等問題，以下公開涉及通過將偽隨機噪聲添加到PLL的相位檢測器的輸入信號來對PLL的一個或多個鎖相環(huán)(PLL)參數(shù)進行自測試。

在某些示例實施例中，本公開的方面涉及在生產(chǎn)測試之后和/或當設(shè)備在實地時對設(shè)備的PLL進行自測試。所述自測試可以在設(shè)備每次上電時、以周期性間隔和/或連續(xù)地(例如，與設(shè)備的應(yīng)用模式同時)發(fā)生。

在更具體的示例實施例中，一種設(shè)備包括信號控制電路系統(tǒng)、PLL和相關(guān)性電路。所述信號控制電路系統(tǒng)提供承載偽隨機相位噪聲的參考時鐘信號。例如，可以對輸入應(yīng)用時鐘信號進行相位調(diào)制以生成作為所述PLL的輸入的承載所述偽隨機相位噪聲的所述參考時鐘信號。如本文另外描述的，所述偽隨機噪聲可以被生成或者可以是存在于所述系統(tǒng)中的噪聲，并且可以用于對所述應(yīng)用時鐘信號進行調(diào)制以生成具有或包括所述偽隨機相位噪聲的所述參考時鐘信號。所述PLL包括相位檢測器，所述相位檢測器通過提供與從所述應(yīng)用時鐘信號導(dǎo)出的所述至少兩個輸出信號中的所傳送的一個輸出信號的相位相關(guān)的輸出信號而響應(yīng)于承載所述偽隨機相位噪聲的所述參考時鐘信號(例如，生成與所述輸入信號與所述PLL的所述反饋信號之間的相位差相關(guān)的輸出信號)。所述相關(guān)性電路通過將對應(yīng)于來自所述相位檢測器的所述輸出信號的信號與所述偽隨機噪聲交叉相關(guān)并且通過評估相對于指示所述PLL的性能水平的已知閾值的所述交叉相關(guān)的結(jié)果而對所述PLL進行自測試。

在一些具體實施例中，所述信號控制電路系統(tǒng)包括信號延遲控制電路，所述信號延遲控制電路通過將至少兩個輸出信號中的一個輸出信號作為所述參考時鐘信號傳送而響應(yīng)于承載所述偽隨機噪聲的控制信號和應(yīng)用時鐘信號，所述至少兩個輸出信號從所述應(yīng)用時鐘信號導(dǎo)出并且包括相對于所述至少兩個輸出信號中的另一個輸出信號延遲的至少一個輸出信號。所述所傳送信號是輸入到所述PLL的所述參考時鐘信號并且包括或承載所述偽隨機相位噪聲(例如，所述相位由所述偽隨機噪聲調(diào)制從而導(dǎo)致包括所述偽隨機相位噪聲的參考時鐘信號)。經(jīng)延遲信號可以由所述信號延遲電路提供。所述PLL包括相位檢測器，所述相位檢測器通過提供與從所述應(yīng)用時鐘信號導(dǎo)出的所述至少兩個輸出信號中的所述所傳送的一個的所述相位相關(guān)的輸出信號而響應(yīng)于所述參考時鐘信號(例如，來自所述信號延遲控制電路的至少兩個輸出信號中的一個輸出信號)(例如，生成與所述輸入信號與所述PLL的所述反饋信號之間的相位差相關(guān)的輸出信號)。