[發明專利]使用偽隨機噪聲對鎖相環進行自測試

在審

• 申請號: 201910653455.6
• 申請日: 2019-07-18
• 公開（公告）號: CN110739964A
• 公開（公告）日: 2020-01-31
• 發明（設計）人: 簡-彼得·斯考特;烏里希·莫爾曼
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/095;H03L7/099;H03K3/013;H03K5/133;G01R25/00;G01R31/00
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 倪斌

1.一種設備，其特征在于，包括：

信號控制電路系統，所述信號控制電路系統被配置且布置成提供承載偽隨機相位噪聲且如從應用時鐘信號和偽隨機噪聲導出的參考時鐘信號；

鎖相環(PLL)，所述PLL包括相位檢測器，所述相位檢測器被配置且布置成響應于所述參考時鐘信號而提供與所述參考時鐘信號的相位相關的輸出信號；以及

相關性電路，所述相關性電路被配置且布置成通過將對應于來自所述相位檢測器的所述輸出信號的信號與所述偽隨機噪聲交叉相關并且作為響應通過評估相對于指示所述PLL的性能水平的已知閾值的所述交叉相關的結果而對所述PLL進行自測試。

2.根據權利要求1所述的設備，其特征在于，所述PLL被配置且布置成當所述PLL同時提供與所述參考時鐘信號的所述相位相關的所述輸出信號時處理應用信號，所述參考時鐘信號通過所述偽隨機噪聲進行相位調制。

3.根據權利要求1所述的設備，其特征在于，所述信號控制電路系統包括：

信號延遲電路；以及

信號延遲控制電路，所述信號延遲控制電路被配置且布置成響應于承載所述偽隨機噪聲的控制信號和所述應用時鐘信號而將至少兩個輸出信號中的一個輸出信號作為通過所述偽隨機噪聲進行相位調制的所述參考時鐘信號傳送，其中所述至少兩個輸出信號從所述應用時鐘信號導出并且包括相對于所述至少兩個輸出信號中的另一個輸出信號通過所述信號延遲電路延遲的至少一個輸出信號。

4.根據權利要求1所述的設備，其特征在于，所述PLL進一步包括：

環路濾波器，所述環路濾波器被配置且布置成對如由所述相位檢測器輸出的相位誤差信號進行濾波，所述相位誤差信號與所述參考時鐘信號與來自所述PLL的反饋信號的相位差成比例；

振蕩器，所述振蕩器被配置且布置成響應于經濾波相位誤差信號而提供輸出；以及

反饋環路，所述反饋環路包括反饋分頻器電路，被配置且布置成響應于所述振蕩器的所述輸出而向所述相位檢測器提供所述反饋信號。

5.根據權利要求1所述的設備，其特征在于，進一步包括：減噪電路系統，所述減噪電路系統被配置且布置成使用對應于來自所述相位檢測器的另一個輸出信號的先前信號和承載偽隨機相位噪聲的另一個參考時鐘信號的交叉相關從由所述PLL提供的輸出中移除所述偽隨機相位噪聲的至少一部分。

6.根據權利要求1所述的設備，其特征在于，所述相關性電路進一步包括至少一個加法電路和濾波器電路，所述濾波器電路被配置且布置成從使用所述PLL的相位誤差與所述偽隨機噪聲的折疊乘積獲得的所述交叉相關導出PLL脈沖響應。

7.根據權利要求1所述的設備，其特征在于，所述相關性電路進一步包括至少一個加法電路和濾波器電路，所述濾波器電路被配置且布置成從相位誤差信號與所述偽隨機噪聲之間的所述交叉相關結果與所述偽隨機噪聲的自相關之間的差值導出PLL脈沖響應。

8.根據權利要求1所述的設備，其特征在于，所述相關性電路進一步被配置且布置成從輸入相位與輸出相位之間的差值與所述偽隨機噪聲的所述交叉相關導出相位誤差的脈沖響應并且根據所述相位誤差的所述脈沖響應與所述偽隨機噪聲的自相關之間的差值從所述交叉相關導出PLL脈沖響應。

9.根據權利要求1所述的設備，其特征在于，所述偽隨機噪聲具有頻譜和幅度，所述幅度被配置成使所述輸入應用時鐘信號抖動以執行避免空閑音調和在更廣泛的范圍內傳播PLL輸出時鐘頻譜中的至少一個以便減少電磁干擾。

10.一種方法，其特征在于，包括：

提供承載偽隨機相位噪聲且如從應用時鐘信號和偽隨機噪聲導出的參考時鐘信號；

由設備的鎖相環(PLL)的相位檢測器響應于所述參考時鐘信號而提供與承載所述偽隨機相位噪聲的所述參考時鐘信號的相位相關的輸出信號；以及

通過將對應于來自所述相位檢測器的所述輸出信號的信號與所述偽隨機噪聲交叉相關并且作為響應通過評估相對于指示所述PLL的性能水平的已知閾值的所述交叉相關的結果而對所述PLL進行自測試。