[發明專利]芯片、輸入輸出結構和墊層

在審

• 申請號: 201910652078.4
• 申請日: 2019-07-18
• 公開（公告）號: CN110491849A
• 公開（公告）日: 2019-11-22
• 發明（設計）人: 謝育樺;殷慧萍;張永光;王聰;聶玉慶
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/488;H01L23/60
• 代理公司: 11662 北京華夏泰和知識產權代理有限公司
• 代理人: 孟德棟<國際申請>=<國際公布>=<進入

本發明涉及一種芯片、輸入輸出結構和墊層，所述墊層包括沿靠近芯片器件的方向依次設置的第一金屬層、第二金屬層組和第三金屬層組；所述第二金屬層組包括相互獨立的導通區、輸入輸出電源區和輸入輸出地區，所述導通區分別通過通孔層與所述第一金屬層和所述第三金屬層組連接，所述第一金屬層與封裝框架連接，所述第三金屬層組、所述輸入輸出電源區和所述輸入輸出地區分別與芯片內的防靜電MOS場效應管連通。輸入輸出電源區和輸入輸出地區被釋放出來，分別形成電源和地的走線，減小電源和地的電阻，增強了防靜電MOS場效應管的泄放通路，提升輸入輸出結構的防靜電能力；減化了墊層設計，減小了輸入輸出結構的面積，極大地提高了芯片的封裝便捷性。

技術領域

本發明涉及半導體器件技術領域，尤其涉及一種芯片、輸入輸出結構和墊層。

背景技術

在集成電路中，裸片(die)的尺寸決定了芯片的成本，而輸入輸出結構(IO)的尺寸，特別是在IO限制型芯片(PAD limit)的情況下，會直接影響裸片(die)的大小，輸入輸出結構(IO)需要在滿足時序邏輯、防靜電(ESD)等性能的設計指標的同時，盡可能的減小面積，為頂層的布局和焊盤的擺放、封裝的選取增加設計余量。芯片器件置于于焊盤下方的形式的CUP(circuit under pad)IO，將焊盤(pad)疊放在輸入輸出結構(IO)的防靜電(ESD)器件上，相較于普通，省掉焊盤(PAD)擺放額外占用的面積，減小了輸入輸出結構(IO)的面積，使用廣泛。目前的芯片設于焊盤下方的形式的CUP方案多采用多層金屬墊層(≥2)，大量金屬資源僅用于應力支撐，防靜電(ESD)泄放通道金屬資源有限，防靜電(ESD)能力薄弱。

因此，需要提供一種芯片、輸入輸出結構和墊層來解決現有技術的不足。

發明內容

為了解決現有技術中的問題，本發明提供了一種芯片、輸入輸出結構和墊層。

一種芯片輸入輸出結構的墊層，包括沿靠近芯片器件的方向依次設置的第一金屬層、第二金屬層組和第三金屬層組；

所述第二金屬層組包括相互獨立的導通區、輸入輸出電源區和輸入輸出地區，所述導通區分別通過通孔層與所述第一金屬層和所述第三金屬層組連接，所述第一金屬層與封裝框架連接，所述第三金屬層組、所述輸入輸出電源區和所述輸入輸出地區分別與芯片內的防靜電MOS場效應管連通。

進一步的，所述第二金屬層組按其厚度方向包括依次通過通孔層連接的至少兩層金屬層，所述通孔層和至少兩層所述金屬層均包括相互獨立的導通區、輸入輸出電源區和輸入輸出地區，所述通孔層的導通區和至少兩層所述金屬層的導通區組成所述第二金屬層組的導通區，所述通孔層的輸入輸出電源區和至少兩層所述金屬層的輸入輸出電源區組成所述第二金屬層組的輸入輸出電源區，所述通孔層的輸入輸出地區和至少兩層所述金屬層的輸入輸出地區組成所述第二金屬層組的輸入輸出地區。

進一步的，所述第三金屬層組分別與N型防靜電MOS場效應管的D端和P型防靜電MOS場效應管的D端連接。

進一步的，所述輸入輸出電源區與P型防靜電MOS場效應管的S端連接。

進一步的，所述輸入輸出地區與N型防靜電MOS場效應管的S端連接。

進一步的，所述第二金屬層組還包括與所述導通區、所述輸入輸出電源區和所述輸入輸出地區相互獨立的邏輯電源區和邏輯地區，所述邏輯電源區和所述邏輯地區也相互獨立；

所述邏輯電源區和所述邏輯地區分別與芯片內的邏輯區連接。

進一步的，所述通孔層和至少兩層所述金屬層均包括分別與所述導通區、所述輸入輸出電源區和所述輸入輸出地區相互獨立的邏輯電源區和邏輯地區，所述通孔層的邏輯電源區和至少兩層所述金屬層的邏輯電源區組成所述第二金屬層組的邏輯電源區，所述通孔層的邏輯地區和至少兩層所述金屬層的邏輯地區組成所述第二金屬層組的邏輯地區。