[發(fā)明專利]SRAM的存儲(chǔ)單元結(jié)構(gòu)版圖、SRAM的存儲(chǔ)單元結(jié)構(gòu)及其版圖

有效

• 申請(qǐng)?zhí)枺?/td>: 201910643900.0
• 申請(qǐng)日: 2019-07-17
• 公開（公告）號(hào): CN110400797B
• 公開（公告）日: 2022-02-01
• 發(fā)明（設(shè)計(jì)）人: 周曉君
• 申請(qǐng)（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L27/11;G11C11/412;G11C11/417
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種SRAM的存儲(chǔ)單元結(jié)構(gòu)版圖，其特征在于，包括：

第一有源區(qū)，第一有源區(qū)中形成有SRAM的存儲(chǔ)單元結(jié)構(gòu)的第一存儲(chǔ)單元第二PMOS管PU1-2、第一存儲(chǔ)單元第三PMOS管En1-1、第二存儲(chǔ)單元第三PMOS管En2-1和第二存儲(chǔ)單元第二PMOS管PU2-2；

第二有源區(qū)，第二有源區(qū)中形成有第一存儲(chǔ)單元第四PMOS管En1-2、第一存儲(chǔ)單元第一PMOS管PU1-1、第二存儲(chǔ)單元第一PMOS管PU2-1和第二存儲(chǔ)單元第四PMOS管En2-2，其中，第一存儲(chǔ)單元第二PMOS管PU1-2和第一存儲(chǔ)單元第一PMOS管PU1-1為第一存儲(chǔ)單元的上拉管，第一存儲(chǔ)單元第三PMOS管En1-1和第一存儲(chǔ)單元第四PMOS管En1-2為第一存儲(chǔ)單元的輔助管，第二存儲(chǔ)單元第三PMOS管En2-1和第二存儲(chǔ)單元第四PMOS管En2-2為第二存儲(chǔ)單元的輔助管，第二存儲(chǔ)單元第二PMOS管PU2-2和第二存儲(chǔ)單元第一PMOS管PU2-1為第二存儲(chǔ)單元的上拉管；

第一存儲(chǔ)單元第二PMOS管PU1-2和第一存儲(chǔ)單元第四PMOS管En1-2的柵極結(jié)構(gòu)由第一多晶硅形成；

第一存儲(chǔ)單元第一PMOS管PU1-1和第一存儲(chǔ)單元第三PMOS管En1-1的柵極結(jié)構(gòu)由第二多晶硅形成；

第二存儲(chǔ)單元第一PMOS管PU2-1和第二存儲(chǔ)單元第三PMOS管En2-1的柵極結(jié)構(gòu)由第三多晶硅形成；

第二存儲(chǔ)單元第四PMOS管En2-2和第二存儲(chǔ)單元第二PMOS管PU2-2的柵極結(jié)構(gòu)由第四多晶硅形成；

其中，第一存儲(chǔ)單元第三PMOS管En1-1、第一存儲(chǔ)單元第四PMOS管En1-2、第二存儲(chǔ)單元第三PMOS管En2-1和第二存儲(chǔ)單元第四PMOS管En2-2各自的柵極對(duì)應(yīng)連接各自的源區(qū)，其各自的漏區(qū)接地VSS，其各自的襯底電極連接直流電壓源Vdd，設(shè)置第一存儲(chǔ)單元第三PMOS管En1-1、第二存儲(chǔ)單元第三PMOS管En2-1、第一存儲(chǔ)單元第四PMOS管En1-2和第二存儲(chǔ)單元第四PMOS管En2-2，使第一存儲(chǔ)單元第三PMOS管En1-1、第二存儲(chǔ)單元第三PMOS管En2-1、第一存儲(chǔ)單元第四PMOS管En1-2和第二存儲(chǔ)單元第四PMOS管En2-2處于常關(guān)閉狀態(tài)而永遠(yuǎn)無電流通過。